Propuesta de optimización del algoritmo del cifrador en flujo Trivium para aplicaciones en tiempo real sobre la Plataforma Netfpga 1G

Las organizaciones deben compartir información de carácter confidencial entre sus dependencias o con otras organizaciones, sin embargo con el aumento de los incidentes de seguridad de la información, es necesario presentar una propuesta de fácil acceso para que las organizaciones puedan cumplir con la integridad, seguridad y confidencialidad, a través del cifrado de datos. La idea central del proyecto es presentar una optimización del algoritmo del cifrador el flujo Trivium para aplicaciones en tiempo real y realizar la implementación en hardware bajo la plataforma NetFPGA 1G. Se presenta entonces en este proyecto información asociada con la seguridad, relacionados con el cifrado y la integridad de datos, además de una propuesta de diseño de implementación en hardware para el algoritmo Trivium. A lo largo de este proyecto se realizará una recopilación de varios estudios realizados por múltiples investigadores de distintas instituciones, con el objetivo de transformar un No Linear Feeback Shift Register (NLFSR) que se encuentra en una configuración Fibonacci a una configuración en Galois NLFSR y posteriormente extender dicha transformación a un caso más general de shift registers en una configuración Galois-Galois NLFSR para optimizar su funcionamiento reduciendo el retardo de la propagación

Propuesta de optimización del algoritmo del cifrador en flujo Trivium para aplicaciones en tiempo real sobre la Plataforma Netfpga 1G

Las organizaciones deben compartir información de carácter confidencial entre sus dependencias o con otras organizaciones, sin embargo con el aumento de los incidentes de seguridad de la información, es necesario presentar una propuesta de fácil acceso para que las organizaciones puedan cumplir con la integridad, seguridad y confidencialidad, a través del cifrado de datos. La idea central del proyecto es presentar una optimización del algoritmo del cifrador el flujo Trivium para aplicaciones en tiempo real y realizar la implementación en hardware bajo la plataforma NetFPGA 1G. Se presenta entonces en este proyecto información asociada con la seguridad, relacionados con el cifrado y la integridad de datos, además de una propuesta de diseño de implementación en hardware para el algoritmo Trivium. A lo largo de este proyecto se realizará una recopilación de varios estudios realizados por múltiples investigadores de distintas instituciones, con el objetivo de transformar un No Linear Feeback Shift Register (NLFSR) que se encuentra en una configuración Fibonacci a una configuración en Galois NLFSR y posteriormente extender dicha transformación a un caso más general de shift registers en una configuración Galois-Galois NLFSR para optimizar su funcionamiento reduciendo el retardo de la propagación