Entwicklung einer effizienten Entwurfsraumanalyse zur Optimierung der Leistungsaufnahme von Networks-on-Chip

In der Arbeit werden Networks-on-Chip untersucht. Ein Teil beschäftigt sich mit dem Aufbau und den Eigenschaften von Links bzw. allgemein parallelen on-Chip-Leitungen. Speziell wird auf Crosstalk und eine digitale Methode, diesen Effekt zu messen, eingegangen. Im zweiten Teil der Arbeit wird ein NoC-Router untersucht und dessen Implementierung beschrieben. Aus diesen Erkenntnissen wird eine Methode entwickelt, den Entwurfsraum für ein NoC-basiertes System zu analysieren und so die optimale Kommunikationsarchitektur für eine bestimmte Anwendung zu bestimmen

Design of complex integrated systems based on networks-on-chip: Trading off performance, power and reliability

The steady advancement of microelectronics is associated with an escalating number of challenges for design engineers due to both the tiny dimensions and the enormous complexity of integrated systems. Against this background, this work deals with Network-On-Chip (NOC) as the emerging design paradigm to cope with diverse issues of nanotechnology. The detailed investigations within the chapters focus on the communication-centric aspects of multi-core-systems, whereas performance, power consumption as well as reliability are considered likewise as the essential design criteria

Modeling Temperature Distribution in Networks-on-Chip using RC-Circuits

Abstract—As transistor dimensions are shrinking into regions of only a few atomic layers, designers are faced with various problems including increased reliability and power issues. Since these problems are amplified by higher circuit temperatures, this paper proposes an approach for the fine-grained modeling of temperature distribution in many-core systems based on Networks-on-Chip. With this model, algorithms can be developed that consider the significant impact of temperature ─ e.g. on performance, power or reliability. To simulate the dynamic nature of temperature, the thermal properties of according integrated systems are modeled through the instantiation of equivalent RC-circuits. This approach exploits the dualism between electrical and thermal flows of energy. Finally, an application with system control for task mapping and power management exemplifies the proposed simulation methodology

Maßnahmen zur Steigerung der Zuverlässigkeit integrierter Schaltungen auf Gatterebene hinsichtlich Gateoxiddefekten

Die fortschreitende Skalierung führt zur Verbesserung dynamischer Parameter einer integrierten Schaltung, aber auch zu Verschleißerscheinungen, die die Lebensdauer dieser Schaltungen allein durch den Betrieb signifikant begrenzen. Die vorliegende Arbeit stellt neue Ansätze auf Gatterebene zur Erhöhung der Zuverlässigkeit für kombinatorische integrierte Schaltungen hinsichtlich Gateoxiddefekten vor, die sich in einen standardisierten CMOS-Designablauf integrieren lassen. Des Weiteren befasst sich diese Arbeit mit der Entwicklung eines Simulators zur Analyse der Auswirkungen von Gateoxiddefekten