Caractérisation des effets parasites dans les HEMTs GaN : développement d'un banc de mesure 3ω

This report is devoted to the development of a new measurement bench for thermal impedance characterization of GaN HEMTs. This measurement test set uses the so-called « 3ω » technique, which consists to measure the electrical signal at third harmonic real image of the thermal magnitude variations of the device. A sweep in function of the excitation frequency allows extracting of the thermal impedance. The measurement results have been validated by electrical simulation. Other complementary studies were performed to identify the trapping effects using different methods to extract the traps signature. The realization of nonlinear models is presented for AlGaN HEMT / GaN and InAIN / GaN to the power amplification applications in frequency bands X and K.Ce document porte sur le développement d’un nouveau banc de mesure pour la caractérisation de l’impédance thermique des HEMTs GaN. Le banc développé repose sur la méthode dite « 3ω » qui consiste à mesurer l’harmonique 3 d’un signal électrique véritable image des variations thermiques du composant. Un balayage en fonction de la fréquence d’excitation conduit à l’extraction de l’impédance thermique. Les résultats de mesures ont été validés par les simulations électriques. Des études complémentaires ont été réalisées pour l’identification des effets de pièges en utilisant différentes méthodes permettant l’extraction de la signature des pièges. La réalisation des modèles non-linéaires est présentée pour les transistors HEMT AlGaN/GaN et InAIN/GaN pour des applications d’amplificateur de puissance dans les bandes de fréquences X et K

Caractérisation et modélisation des pièges par des mesures de dispersion basse-fréquence dans les technologies HEMT InAIN/GaN pour l'amplification de puissance en gamme millimétrique

Nowadays, High Electron Mobility Transistors (HEMTs) in Gallium Nitride (GaN) take the lead in power amplification at microwave frequencies. Most of the studies and developments on those HEMTs concern AlGaN/GaN structures but alternative transistors with an InAlN barrier, which reduces the strain in the crystal lattice of the whole structure, are investigated by few laboratories. This thesis presents some advanced studies on the new InAlN/GaN HEMT developed by the III-V Lab, focusing on the trapping phenomena induced by defects inside the crystal structure. A new method for the characterization of these defects, based on low-frequency S-Parameters measurements, is proposed. Furthermore, a non-linear electro thermal model including trapping effects for an InAlN/GaN HEMT is detailed and used to design a MMIC power amplifier for Ka-band applications.Les transistors à haute mobilité d’électrons (HEMTs) en Nitrure de Gallium (GaN) s’affirment aujourd’hui comme une technologie essentielle à l’amplification de puissance à haute fréquence. Les HEMTs GaN étudiées et développées reposent essentiellement sur une hétérostructure AlGaN/GaN mais une alternative à base d’une barrière composée en InAlN, réduisant les contraintes sur les mailles cristallographiques de l’ensemble, est étudiée par certains laboratoires. Ce manuscrit de thèse rapporte une étude des potentialités de la filière HEMT InAlN/GaN développée au III-V Lab, en s’intéressant tout particulièrement aux effets de pièges induits par des défauts présents au sein de la structure. Une méthode de détection de ces défauts est proposée, basée sur la mesure de paramètres [S] en basse fréquence. Un modèle de HEMT InAlN/GaN électrothermique comprenant la contribution des effets de pièges est rapporté et sert de base à la conception d’un amplificateur de puissance en technologie MMIC, fonctionnant en bande Ka, présenté au dernier chapitre

Circuit de pilotage intégré pour transistor de puissance

This thesis work focuses on the design, modelling and the implementation of integrated gate drivers for power transistors based on CMOS coreless transformer. The main objectives of thesis are the design, modeling and characterization of coreless transformer in two technologies CMOS 0.35 µm bulk and CMOS 0.18 µm SOI, as well as the design and the characterization of two integrated gate drivers in these two technologies. The results of thesis allow us to validate our proposal models for coreless transformer: 2D electrical model and 3D electromagnetic model. Moreover, one CMOS bulk isolated gate driver which monolithically integrates the coreless transformer, the secondary side control circuit for power transistors has been fabricated and validated for both high side and low side configuration in a Buck converter. Finally, a CMOS SOI isolated gate driver is designed; integrates in one single chip the external control, the coreless transformer and the close gate driver circuit for power transistors. This one-chip solution presents a numerous advantages in term of interconnect parasitic, energy consumption, silicon surface consumption, and EMI with a high level of galvanic isolation. The perspectives of this SOI gate driver are multiple, on the one hand, are the 3D assemblies between gate driver/power transistors and on the other hand, are the multiple-switch converter.Ces travaux de thèse s’inscrivent dans le cadre d’une collaboration entre les laboratoires G2ELAB et IMEP-LAHC en lien avec le projet BQR WiSiTUDe (Grenoble-INP). Le but de cette thèse concerne la conception, modélisation et caractérisation du gate driver intégré pour transistors de puissance à base d’un transformateur sans noyau pour le transfert isolé d'ordres de commutation. La thèse est composée de deux grandes parties : - Une partie de la conception, la modélisation et la caractérisation du transformateur intégré dans deux technologies CMOS 0.35 µm bulk et CMOS 0.18 µm SOI. - Une partie de la conception, la simulation et la mise en œuvre de deux circuits de commande intégrée dans ces deux technologies. Ainsi, l’aspect du système du convertisseur de puissance sera étudié en proposant une nouvelle conception couplée commande/puissance à faible charge. Les résultats de ce travail de thèse ont permis de valider les approches proposées. Deux modèles fiables (électrique 2D et électromagnétique 3D) du transformateur ont été établis et validés via une réalisation CMOS 0.35 µm standard. De plus, un driver CMOS bulk, intégrant l’ensemble du transformateur sans noyau avec plusieurs fonctions de pilotage de la commande rapprochée a été caractérisé et validé. Finalement, un gate driver générique a été conçu en technologie CMOS SOI, intégrant dans une seule puce les étages de commande éloignée, l’isolation galvanique et la commande rapprochée pour transistors de puissance. Ce gate driver présente nombre d’avantages en termes d’interconnexion, de la consommation de la surface de silicium, de la consommation énergétique du driver et de CEM. Les perspectives du travail de thèse sont multiples, à savoir d’une part l’assemblage 3D entre le gate driver et le composant de puissance et d’autre part les convertisseurs de multi-transistors

Circuit de pilotage intégré pour transistor de puissance

This thesis work focuses on the design, modelling and the implementation of integrated gate drivers for power transistors based on CMOS coreless transformer. The main objectives of thesis are the design, modeling and characterization of coreless transformer in two technologies CMOS 0.35 µm bulk and CMOS 0.18 µm SOI, as well as the design and the characterization of two integrated gate drivers in these two technologies. The results of thesis allow us to validate our proposal models for coreless transformer: 2D electrical model and 3D electromagnetic model. Moreover, one CMOS bulk isolated gate driver which monolithically integrates the coreless transformer, the secondary side control circuit for power transistors has been fabricated and validated for both high side and low side configuration in a Buck converter. Finally, a CMOS SOI isolated gate driver is designed; integrates in one single chip the external control, the coreless transformer and the close gate driver circuit for power transistors. This one-chip solution presents a numerous advantages in term of interconnect parasitic, energy consumption, silicon surface consumption, and EMI with a high level of galvanic isolation. The perspectives of this SOI gate driver are multiple, on the one hand, are the 3D assemblies between gate driver/power transistors and on the other hand, are the multiple-switch converter.Ces travaux de thèse s’inscrivent dans le cadre d’une collaboration entre les laboratoires G2ELAB et IMEP-LAHC en lien avec le projet BQR WiSiTUDe (Grenoble-INP). Le but de cette thèse concerne la conception, modélisation et caractérisation du gate driver intégré pour transistors de puissance à base d’un transformateur sans noyau pour le transfert isolé d'ordres de commutation. La thèse est composée de deux grandes parties : - Une partie de la conception, la modélisation et la caractérisation du transformateur intégré dans deux technologies CMOS 0.35 µm bulk et CMOS 0.18 µm SOI. - Une partie de la conception, la simulation et la mise en œuvre de deux circuits de commande intégrée dans ces deux technologies. Ainsi, l’aspect du système du convertisseur de puissance sera étudié en proposant une nouvelle conception couplée commande/puissance à faible charge. Les résultats de ce travail de thèse ont permis de valider les approches proposées. Deux modèles fiables (électrique 2D et électromagnétique 3D) du transformateur ont été établis et validés via une réalisation CMOS 0.35 µm standard. De plus, un driver CMOS bulk, intégrant l’ensemble du transformateur sans noyau avec plusieurs fonctions de pilotage de la commande rapprochée a été caractérisé et validé. Finalement, un gate driver générique a été conçu en technologie CMOS SOI, intégrant dans une seule puce les étages de commande éloignée, l’isolation galvanique et la commande rapprochée pour transistors de puissance. Ce gate driver présente nombre d’avantages en termes d’interconnexion, de la consommation de la surface de silicium, de la consommation énergétique du driver et de CEM. Les perspectives du travail de thèse sont multiples, à savoir d’une part l’assemblage 3D entre le gate driver et le composant de puissance et d’autre part les convertisseurs de multi-transistors

Contributions au domaine de la commande des entraînements synchrones haute vitesse:étude formelle, interfaces de puissance et modulation par amplitude d'impulsions

Currently, the different pollutant emissions caused by the use of fossil energies are an increasingly important concern and numerous studies aim at developing technological solutions allowing the progressive replacement of the fossil energies by more sustainable and less harmful energy sources. In the context of heating for domestic applications, the prospective substitution of gas or fuel oil boilers by electrical heat pumps is typically a part of this problematic. This Ph.D thesis participates, in the frame of an industrial partnership, in the development of a high performance domestic heat pump through the study of the control circuits of the high speed electrical drive, mandatory for such heating systems. In order to generalize the presented work, this study is completed by considerations about high speed drives tailored for generation. The differences and similitudes between motor and generator modes are presented in the whole document. The first part of this document is constituted of an introductory chapter allowing to place this study in its context and to define the main concepts and hypothesis used all along this document. The second part of this document, formed by two chapters, is dedicated to the study of the structure of the power electronics. Chapter 2 covers the systematic choice of a topology and its specific command strategy for the implementation of the machine interface stage. Two commonly encountered solutions are compared regarding their adequacy with a previously defined optimal command criterion. Chapter 3 is dedicated to the study of the intermediate DC/DC converter. Based on the Energetic Macroscopic Representation, a formal study is conducted in order to show that the use of a multilevel topology can lead to increasing the whole drive performance and decreasing the power electronics circuits size. The control aspects are covered in the third part of this thesis. In chapter 4, a survey of sensorless technics is presented. The specific features of some sensorless technics are discussed regarding their adequacy with the consequences of the choice of the machine interface state topology and command strategy. Chapter 5 is dedicated to control strategies allowing to regulate the speed in the case of a motor mode and the torque in a generator mode. The two last parts of this document conclude it. The fourth part, constituted of chapter 6, presents the experimental validations of the various theoretical results described all along the document. The last chapter is the final conclusion of this work. The conducted work is summarized, the main results are described, and the perspectives for future works are given

Commutation de puissance haute fréquence basée sur la technologie a large bande interdite

Depuis la première moitié du XXème siècle, l’électronique de puissance est de plus en plus présente dans le monde industriel et personnel. Cette présence s’explique par plusieurs facteurs. Pour n’en citer que certains, les plus importants sont l’économie d’énergie, la miniaturisation ou encore la réduction des coûts. Pour répondre à ces besoins, la recherche s’intéresse depuis le début à l’optimisation des procédés de fabrication de semi-conducteurs dans le but de les rendre plus petits, moins chers et plus économes en énergie. Ces progrès ont permis d’augmenter la part d’utilisation des semi-conducteurs dans la conversion de puissance électrique, permettant ainsi l’amélioration des systèmes existants jusqu’aux véhicules devenus ainsi hybrides ou électriques. Le silicium est jusqu’à présent le matériau le plus fréquemment utilisé dans la fabrication des semi-conducteurs. Il a maintenant atteint une limite technologique ne permettant que très difficilement d’améliorer davantage ses performances. La technologie à large bande interdite fut alors adoptée, permettant dans un premier temps d’augmenter les fréquences de fonctionnement d’abord dans le domaine des radiofréquences. Cette technologie fut ensuite adaptée à de plus fortes puissances. Les composants ainsi obtenus présentent d’excellentes performances nécessitant une étude et une adaptation approfondies des techniques classiques de conception et de commande. Ainsi tout composant servant à leur utilisation doit être étudié en profondeur afin de statuer sur leur utilisation potentielle ou les adaptations à effectuer. Dans cette thèse, nous proposons l’étude des éléments passifs, des méthodes de conception ainsi que de la modélisation du composant afin d’en dégager des règles, performances et points d’améliorations futures. Pour mener à bien ce travail, des connaissances dans le domaine de l’électromagnétisme, de la modélisation ainsi que dans les topologies d’électronique de puissance sont nécessaires

Simulation numérique et caractérisation de composants de puissance en diamant

International audienceCet article présente les avancées sur la simulation analytique et numérique de composants de puissance en diamant, ainsi que les problématiques de caractérisation associées. Les modèles spécifiques au diamant ont été implémentés et ont été calibrés en confrontant les résultats de simulation aux dernières données expérimentales existantes. Enfin, un soin particulier a été apporté sur la maîtrise de l'auto-échauffement et de la calibration de la température du composant diamant sous test.  </p

Analyse de la stabilité d'impulsion à impulsion des amplificateurs de puissance HEMT GaN pour applications radar en bande S

Radar-oriented applications require stringent performances. Among them, emitting pulse train with uniform envelope characteristics in term of amplitude and phase. The criterion to quantify the self-consistency of radar signals over the pulse train is the pulse to pulse stability. The power amplifier is the most critical element in the RF radar chain because it has a strong impact on the overall pulse to pulse stability performances. In this context, this work is focused on the study of the impact of a HEMT GaN power amplifier on the pulse to pulse stability. Mathematical approach is presented to derive the pulse to pulse stability from time domain envelope measurements. Design and implementation of a 50Ω matched RF power amplifier are presented. Different radar bursts scenario are investigated and their impact on the pulse to pulse stability are quantified through extensive time domain envelope measurements. For that purpose, a dedicated experimental heterodyne time domain envelope test bench has been developed. These pulse to pulse stability measurements are finally used to optimize and fully validate a nonlinear electrical model of a HEMT GaN, allowing to quantify the relative impact of thermal and trapping effects during circuit envelope simulation in radar-oriented applications.Les systèmes radar nécessitent d’être de plus en plus performants et doivent émettre des impulsions les plus identiques possibles. Un critère permet de quantifier la bonne régularité des impulsions radar au cours du temps : la stabilité pulse à pulse. L’amplificateur de puissance est un élément essentiel du système radar. Dans ce sens, ce travail présente une analyse du critère de stabilité pulse à pulse dans le cas d’un amplificateur HEMT GaN. Les formules mathématiques permettant d’extraire la valeur de la stabilité pulse à pulse des mesures temporelles d’enveloppe sont présentées. La conception et la réalisation d’un amplificateur de puissance RF connectorisé 50 Ω sont décrites. Divers cas de rafales radar ont été étudiés au travers des mesures temporelles d’enveloppe pour en quantifier l’impact sur les valeurs de stabilité pulse à pulse. Un banc de mesure hétérodyne de la stabilité pulse à pulse a été spécialement développé pendant ces travaux de thèse. Finalement, ces résultats de stabilité pulse à pulse ont été utilisés pour optimiser le modèle électrique non linéaire du transistor HEMT GaN afin de prendre en compte lors des simulations temporelles d’enveloppe les effets de la thermique et des pièges