3 research outputs found
Adaptive execution assistance for multiplexed fault-tolerant chip multiprocessors
Relentless scaling of CMOS fabrication technology has made contemporary integrated circuits increasingly susceptible to transient faults, wearout-related permanent faults, intermittent faults and process variations. Therefore, mechanisms to mitigate the effects of decreased reliability are expected to become essential components of future general purpose microprocessors. In this paper, we introduce a new throughput-efficient architecture for multiplexed fault-tolerant chip multiprocessors (CMPs). Our proposal relies on the new technique of adaptive execution assistance, which dynamically varies instruction outcomes forwarded from the leading core to the trailing core based on measures of trailing core performance. We identify policies and design low overhead hardware mechanisms to achieve this. Our work also introduces a new priority-based thread-scheduling algorithm for multiplexed architectures that improves multiplexed fault tolerant CMP throughput by prioritizing stalled threads. Through simulation-based evaluation, we find that our proposal delivers 17.2% higher throughput than perfect dual modular redundant (DMR) execution and outperforms previous proposals for throughput-efficient CMP architectures
Τεχνικές ανίχνευσης και διόρθωσης λαθών χρονισμού για αυξημένη αξιοπιστία ολοκληρωμένων κυκλωμάτων σε νανομετρικές τεχνολογίες
Η κλιμάκωση της τεχνολογίας καθιστά ιδιαίτερα σημαντική την επίδραση των λαθών
χρονισμού στα ολοκληρωμένα κυκλώματα μεγάλης πολυπλοκότητας και υψηλής
συχνότητας. Οι διακυμάνσεις της κατασκευαστικής διαδικασίας, της τάσης και της
θερμοκρασίας οδηγούν σε μεγάλες αποκλίσεις στις καθυστερήσεις, σε επίπεδο
συστήματος, οι οποίες υπονομεύουν την αξιοπιστία των κυκλωμάτων. Επίσης, η
αλληλεπίδραση μεταξύ των σημάτων, οι διαταραχές στην τροφοδοσία ισχύος και η
αντιστατική/επαγωγική πτώση της τάσης στην τροφοδοσία, επηρεάζουν την απόδοση
των συστημάτων, αυξάνοντας την συνολική επίπτωση των λαθών χρονισμού.
Επιπρόσθετα, μηχανισμοί γήρανσης προκαλούν σταδιακή μείωση της ταχύτητας των
κυκλωμάτων κατά τη διάρκεια της λειτουργίας τους. Υπό αυτές τις συνθήκες, είναι
προφανές ότι οι τεχνικές που παρέχουν ανεκτικότητα σε λάθη χρονισμού
καθίστανται αναγκαίες καθώς προσφέρουν ανθεκτικότητα έναντι των σφαλμάτων
χρονισμού και ικανοποιούν τις προδιαγραφές αξιοπιστίας των συστημάτων. Στo
πλαίσιο της διατριβής παρουσιάζονται τρεις τεχνικές ταυτόχρονης εν λειτουργία
ανίχνευσης και διόρθωσης λαθών χρονισμού οι οποίες συμβάλλουν στην αξιοπιστία
των κυκλωμάτων. Με σκοπό την αξιολόγησή τους, οι τρεις τεχνικές εφαρμόστηκαν σε
έναν μικροεπεξεργαστή MIPS R2000 32bit με αρχιτεκτονική δομής διοχέτευσης. Τα
πειραματικά αποτελέσματα δείχνουν ότι οι προτεινόμενες τεχνικές ανιχνεύουν και
διορθώνουν τα επαγόμενα λάθη χρονισμού με χαμηλό κόστος στην κατανάλωση ισχύος
και την επιφάνεια πυριτίου.As technology scales down, timing errors are a real concern in high complexity
and high frequency integrated circuits. Process, Voltage and Temperature
variations lead to large spreads in delay, at the system level, which undermine
circuit’s reliability. Moreover, crosstalk, power supply disturbances and
resistive IR-drop or inductance IL-drop affect circuit performance increasing
the overall impact of timing errors. In addition, aging mechanisms cause
gradual speed degradation of the designs over their service life. In this
context, it is evident that timing error tolerance techniques are becoming
necessary to provide robustness against timing violations and meet system
reliability requirements. This thesis presents three concurrent on-line timing
error tolerance techniques which enhance circuit’s reliability. To validate the
three techniques, they have been applied in the design of a 32-bits MIPS R2000
pipeline microprocessor. The experimental results show that the proposed
techniques detect and correct the generated timing errors efficiently with low
power consumption and low silicon area overhead