1 research outputs found
Verilog implementation of the VESA DSC compression algorithm
O trabalho consiste em implementar em verilog o Standard de compressão VESA DSC v1.1. O projecto está na fase de teste e optimização para cumprir restrições de timming. É esperado estar concluido nos inicios de Junho. Feito isto será feita uma comparação entre uma abordagem usando ferramentes de sÃntese de alto nÃvel e a abordagem "manual" (RTL