Fully Digital AER Convolution Chip for Vision Processing

We present a neuromorphic fully digital convolution microchip for Address Event Representation (AER) spike-based processing systems. This microchip computes 2-D convolutions with a programmable kernel in real time. It operates on a pixel array of size 32 x 32, and the kernel is programmable and can be of arbitrary shape and size up to 32 x 32 pixels. The chip receives and generates data in AER format, which is asynchronous and digital. The paper describes the architecture of the chip, the test setup, and experimental results obtained from a fabricated prototype.European Union IST-2001-34124 (CAVIAR)Comisión Interministerial de Ciencia y Tecnología TIC-2003-08164-C03-01Ministerio de Educación y Ciencia TEC2006-11730-C03-01Junta de Andalucía P06-TIC-0141

Performance Study of Software AER-Based Convolutions on a Parallel Supercomputer

This paper is based on the simulation of a convolution model for bioinspired neuromorphic systems using the Address-Event-Representation (AER) philosophy and implemented in the supercomputer CRS of the University of Cadiz (UCA). In this work we improve the runtime of the simulation, by dividing an image into smaller parts before AER convolution and running each operation in a node of the cluster. This research involves a test cases design in which the optimal parameters are set to run the AER convolution in parallel processors. These cases consist on running the convolution taking an image divided in different number of parts, applying to each part a Sobel filter for edge detection, and based on the AER-TOOL simulator. Execution times are compared for all cases and the optimal configuration of the system is discussed. In general, CRS obtain better performances when the image is divided than for the whole image.Ministerio de Ciencia e Innovación TEC2009-10639-C04-0

Fully digital AER convolution chip for vision processing

We present a neuromorphic fully digital convolution microchip for Address Event Representation (AER) spike-based processing systems. This microchip computes 2-D convolutions with a programmable kernel in real time. It operates on a pixel array of size 32 x 32, and the kernel is programmable and can be of arbitrary shape and size up to 32 x 32 pixels. The chip receives and generates data in AER format, which is asynchronous and digital. The paper describes the architecture of the chip, the test setup, and experimental results obtained from a fabricated prototype.Peer Reviewe

Microchips convolucionadores AER para procesado asíncrono neocortical de información sensorial visual codificada en eventos

Tesis descargada desde TeseoEn este trabajo, se presentan dos versiones diferentes de microchips convolucionadores completamente digitales basados en el protocolo AER para sistemas de procesamiento visual basados en eventos. Estos chips constituyen la unidad básica para construir sistemas complejos multicapa a partir de la interconexión en serie y en paralelo de diferentes muestras de los mismos. Cada uno de ellos permite re alizar convoluciones con kernel programable de un tamaño máximo de 32*32.La primera versión de chip Conv1 opera sobre un array de píxeles de tamaño 32*32, aunque está diseñado para poder construir sistemas equivalentes de mayor resolución conectando varias muestras en paralelo. La segunda versión Conv2 cuenta con un tamaño 4 veces mayor, 64*64 píxeles, y además implementa la funcionalidad multikernel. Esta funcionalidad permite programar varios kernels diferentes dentro de un mismo chip (hasta 32) para que éste pueda recibir eventos de varios chips diferentes de una capa anterior, y aplicarle a cada uno de ellos un kernel diferente en función de su origen. Esto está especialmente indicado para facilitar la implementación de sistemas multicapa, a imitación de la corteza cerebral, y siguiendo las estructuras típicas del paradigma conocido como “Convolutional Neural Networks”.En el presente documento se describen detalladamente las arquitecturas de cada una de las dos versiones propuestas de chips de convolución, así como algunos resultados experimentales obtenidos. El documento está estructurado de la siguiente forma. En primer lugar, en el Capítulo 2 se presentan las ventajas de los sistemas de procesamiento visual basados en eventos, frente a los tradicionales sistemas basados en fotogramas. Este capítulo incluye también una descripción del protocolo AER, imprescindible para construir sistemas de procesamiento por eventos. El Capítulo 3 hace un repaso sobre las estructuras multicapa bioinspiradas de procesamiento de imagen, justificando el uso de la operación de convolución como unidad básica de este tipo de sistemas, describiendo también la arquitectura propuesta para los chips de convolución basados en AER. En el Capítulo 4 se describe en detalle el píxel de convolución como base de los chips propuestos, analizando las dos versiones diferentes, mientras que en el Capítulo 5 se detallan el resto de circuitos periféricos incluidos en los chips de convolución. El Capítulo 6 muestra exhaustivos resultados experimentales obtenidos a partir de las dos versiones Conv1 y Conv2. Por último, el Capítulo 7 presenta las conclusiones

Scalable event-driven modelling architectures for neuromimetic hardware

Neural networks present a fundamentally different model of computation from the conventional sequential digital model. Dedicated hardware may thus be more suitable for executing them. Given that there is no clear consensus on the model of computation in the brain, model flexibility is at least as important a characteristic of neural hardware as is performance acceleration. The SpiNNaker chip is an example of the emerging 'neuromimetic' architecture, a universal platform that specialises the hardware for neural networks but allows flexibility in model choice. It integrates four key attributes: native parallelism, event-driven processing, incoherent memory and incremental reconfiguration, in a system combining an array of general-purpose processors with a configurable asynchronous interconnect. Making such a device usable in practice requires an environment for instantiating neural models on the chip that allows the user to focus on model characteristics rather than on hardware details. The central part of this system is a library of predesigned, 'drop-in' event-driven neural components that specify their specific implementation on SpiNNaker. Three exemplar models: two spiking networks and a multilayer perceptron network, illustrate techniques that provide a basis for the library and demonstrate a reference methodology that can be extended to support third-party library components not only on SpiNNaker but on any configurable neuromimetic platform. Experiments demonstrate the capability of the library model to implement efficient on-chip neural networks, but also reveal important hardware limitations, particularly with respect to communications, that require careful design. The ultimate goal is the creation of a library-based development system that allows neural modellers to work in the high-level environment of their choice, using an automated tool chain to create the appropriate SpiNNaker instantiation. Such a system would enable the use of the hardware to explore abstractions of biological neurodynamics that underpin a functional model of neural computation.EThOS - Electronic Theses Online ServiceGBUnited Kingdo

Una aportación a los sistemas de procesamiento de la información basados en modelos neuronales pulsantes

En este trabajo se propone e implementa un nuevo sistema de reconocimiento de sonidos basado en una cóclea artificial pulsante innovadora. Inicialmente se estudian los mecanismos clásicos de procesamiento de audio para el reconocimiento de sonidos; así como el funcionamiento del sistema auditivo humano en conjunción con los procesos neuronales del cerebro. A partir de dichos estudios, es como se proponen nuevos sistemas en lo que respecta al procesamiento de audio y reconocimiento de sonidos automático. En trabajos de investigación recientes se han desarrollado una serie de elementos neuromórficos hardware pulsantes basados en codificación AER (Address Event Representation), en esta tesis estos bloques sirven de punto de partida para la implementación de nuestro sistema de reconocimiento de sonidos. Se proponen e implementan dos sistemas: por una parte, una cóclea artificial para la obtención de las componentes de frecuencia del sonido, imitando el funcionamiento del aparato auditivo. Y por otra, un sistema de reconocimiento de patrones sonoros, obtenidos a partir de la salida generada por la cóclea artificial, inspirado en el comportamiento de las neuronas y las conexiones entre ellas. Por último, en este trabajo, se realiza un estudio exhaustivo para evaluar la eficiencia de los sistemas implementados y compararlos con los desarrollos previos

Diseño y evaluación de sistemas de control y procesamiento de señales basados en modelos neuronales pulsantes

A lo largo del presente trabajo hemos propuesto, diseñado, implementado, simulado, y analizado diversos mecanismos para implementar controles basados en los modelos de las neuronas pulsantes. Para ello, en primer lugar, hemos diseñado e implementado elementos para actuar sobre motores de DC a partir d ... e spikes. Se han implementado elementos basados en dos modulaciones distintas, la modulación PWM y la modulación PFM, siendo esta última coincidente con la usada por los modelos neuronales pulsantes más habituales (tipo AER). Además de diseñar e implementar ambos elementos, los hemos simulado junto con modelos de motores para poder así analizar las respuestas de un motor en diversos escenarios. Gracias a dichas simulaciones hemos podido analizar la interacción entre motores y los elementos implementados. Realizar diversas comparaciones y extrayendo de ellas las fortalezas y debilidades de los mecanismos propuestos. El siguiente paso ha sido la propuesta, diseño, implementación, simulación y análisis de controles en lazo cerrado basados en spikes, comenzando con el diseño de simple controladores P, aumentando su complejidad hasta diseñar controlador PID basados en spikes. Para el desarrollo de controladores P basados en pulsos hemos propuesto dos mecanismos para restar dos señales de spikes, estos elementos han sido el Inter-Spike-Interval Difference & Generate y el Hold & Fire. A partir de estos elementos hemos construido diversos escenarios de simulación combinándolos con el modulador PWM y el Spikes Expansor (PFM), para de esta manera poder analizar comparativamente las cualidades del uso de uno u otro mecanismo. A continuación se han desarrollado un integrador y un derivador, basados ambos en el Integrate & Generate, de spikes. Con estos elementos más el Hold & Fire se han obtenidos controladores PID, que posteriormente se han simulado. A partir de las simulaciones hemos podido analizar las respuestas en cada caso y compararlas entre ellas. Consiguiendo respuestas similares a los sistemas tradicionales de control PID. Una vez simulados todos los elementos necesarios para implementar controladores PID basados en spikes, hemos procedido a llevarlos a la realidad. Como primer paso hemos diseñado y construido la plataforma AER-Robot, la cual da soporte físico a los controles. A Á ngel Fco. Jiménez Fernández Página 252 continuación hemos procedido a adaptar las implementaciones de los controles para llevarlos a la realidad, estableciendo mecanismos de comunicación desde el exterior hasta los controles, e implementando un monitor basado en la representación AER para el monitorizado y posterior análisis de los controles. A continuación hemos construido un pequeño robot móvil, Eddie, como plataforma de demostración. Eddie es un robot diferencial, contiene controles más complejos que simples controles PID, permitiéndole así navegar por el mundo con controles neuro-inspirados en su interior. Para comprobar el correcto funcionamiento de Eddie hemos ampliado el monitor AER y analizado sus respuestas ante diversas señales de excitación. Finalmente, hemos realizado un análisis de los elementos diseñados para el control PID desde el punto de vista del procesamiento de señales, implementando filtros paso baja, de banda y de alta, basados en spikes y equivalentes a los filtros analógicos. Caracterizando los parámetros y ajustes necesarios de dichos filtros, para posteriormente simular y probar sus respuestas. Como aplicación práctica se ha realizado una propuesta de una nueva cóclea artificial utilizando bancos de filtros pulsantes, proponiendo y usando algoritmos genéticos para ajustar adecuadamente los diversos parámetros de los filtros, dado su complicación a nivel paramétrico. Ver más Ver menos arquitectura computadores control diseño Informática neuronales pulsantes señales sistemas tecnología