Diseño de un sistema de detección de intrusos (IDS), basado en redes neuronales para una red definida por software (SDN) en la facultad de ingeniería en ciencias aplicadas (FICA) de la Universidad Técnica del Norte

Diseñar un Sistema de Detección de Intrusos (IDS), basado en redes neuronales en una Red Definida por Software (SDN), para evitar futuros ataques de tipo activos con la guía del estándar de seguridad ISO/IEC-27001.El presente trabajo de titulación pretende la implementación de un Sistema de Detección de Intrusos (Siglas en inglés; IDS) integrado a una red neuronal artificial, como opción para mitigar los riesgos de ataques informáticos que provoquen incremento inusual en el tráfico (ataques de tipo activos) hacia una Red Definida por Software (SDN). La cual se apalanca sobre la infraestructura hiperconvergente en el centro de datos de la Faculta de Ingeniería en Ciencias Aplicadas (FICA) en la Universidad Técnica del Norte, de esta manera se presenta un nuevo modelo de administración hacia los dispositivos de red, lo que acelera los procesos de escalabilidad a un menor costo de infraestructura física. Para comenzar con esta propuesta se realiza un estudio bibliográfico del funcionamiento de la SDN, para determinar el elemento esencial de esta red; de igual manera con el IDS, para comprender su funcionamiento e indicar cómo la red neuronal artificial puede ser integrada. A continuación se diseñan; un escenario de pruebas SDN dentro de la infraestructura hiperconvergente del data center de la FICA y un Snort+RNA; denominado así por ser un IDS (Snort) y tener incorporado un módulo preprocesador que incluye la red artificial perceptrón múltiple capa (MLP). Esta herramienta se caracteriza por permitir al IDS operar sin la necesidad de configurar reglas para la detección de anomalías, a parte genera alertas ante ataques de tipo activos y presentar un registro del tráfico capturado al finalizar cada análisis, en él se encuentran las variables bajo las que el sistema detecta las anomalías. El Snort+RNA se puso a prueba con la ayuda del modelo PDCA (Siglas en inglés; Plan, Do, Check, Act) que ofrece el estándar ISO/IEC 27001 y de los procesos proporcionados por el circulo hacker. Los resultados muestran que Snort+RNA detecta las anomalías que provocan los ataques de tipo activo en contra de la SDN, esto es visible tanto en las alertas generadas como en el registro del tráfico capturado, no obstante, no le es posible analizar todos los paquetes que recibe por parte de ataques de DoS puesto que cierto paquetes se quedan en espera o son rechazados. Demostrando así, que aunque el sistema no analiza todos los paquetes que circulan por la red, sí se encarga de proteger a la SDN al brindar sus alertas cuando terceros la intentaron vulnerar con ataques que ocasionaron incremento en el tráfico de la red.Ingenierí

Virtualizing Reconfigurable Architectures: From Fpgas To Beyond

With field-programmable gate arrays (FPGAs) being widely deployed in data centers to enhance the computing performance, an efficient virtualization support is required to fully unleash the potential of cloud FPGAs. However, the system support for FPGAs in the context of the cloud environment is still in its infancy, which leads to a low resource utilization due to the tight coupling between compilation and resource allocation. Moreover, the system support proposed in existing works is limited to a homogeneous FPGA cluster comprising identical FPGA devices, which is hard to be extended to a heterogeneous FPGA cluster that comprises multiple types of FPGAs. As the FPGA cloud is expected to become increasingly heterogeneous due to the hardware rolling upgrade strategy, it is necessary to provide efficient virtualization support for the heterogeneous FPGA cluster. In this dissertation, we first identify three pairs of conflicting requirements from runtime management and offline compilation, which are related to the tradeoff between flexibility and efficiency. These conflicting requirements are the fundamental reason why the single-level abstraction proposed in prior works for the homogeneous FPGA cluster cannot be trivially extended to the heterogeneous cluster. To decouple these conflicting requirements, we provide a two-level system abstraction. Specifically, the high-level abstraction is FPGA-agnostic and provides a simple and homogeneous view of the FPGA resources to simplify the runtime management and maximize the flexibility. On the contrary, the low-level abstraction is FPGA-specific and exposes sufficient low-level hardware details to the compilation framework to ensure the mapping quality and maximize the efficiency. This generic two-level system abstraction can also be specialized to the homogeneous FPGA cluster and/or be extended to leverage application-specific information to further improve the efficiency. We also develop a compilation framework and a modular runtime system with a heuristic-based runtime management policy to support this two-level system abstraction. By enabling a dynamic FPGA sharing at the sub-FPGA granularity, the proposed virtualization solution can deploy 1.62x more applications using the same amount of FPGA resources and reduce the compilation time by 22.6% (perform as many compilation tasks in parallel as possible) with an acceptable virtualization overhead, i.e., Finally, we use Liquid Silicon as a case study to show that the proposed virtualization solution can be extended to other spatial reconfigurable architectures. Liquid Silicon is a homogeneous reconfigurable architecture enabled by the non-volatile memory technology (i.e., RRAM). It extends the configuration capability of existing FPGAs from computation to the whole spectrum ranging from computation to data storage. It allows users to better customize hardware by flexibly partitioning hardware resources between computation and memory based on the actual usage. Instead of naively applying the proposed virtualization solution onto Liquid Silicon, we co-optimize the system abstraction and Liquid Silicon architecture to improve the performance