2 research outputs found
Concurrent Error Detection in Finite Field Arithmetic Operations using Pipelined and Systolic Architectures
In this work we consider mainly detection of errors in polynomial, dual and normal bases arith-metic operations. Error detection is performed by recomputing with shifted operands method while the operation unit is in use. This scheme is efficient for pipelined architectures, particularly systolic arrays. Additionally, One semi-systolic multiplier for each of the polynomial, dual, type I and type II optimal normal bases is presented in this work. The results show that having better or similar space and time overheads compared to a number of related previous work, the multipliers have generally a high error detection capability, e.g., the error detection capability of the scheme for the single and multiple stuck-at faults in a polynomial basis multiplier are 99.08 % and 100%, respectively. Finally, we also comments on how RESO can be used for concurrent error correction to deal with transient faults
Τεχνικές ανίχνευσης και διόρθωσης λαθών χρονισμού για αυξημένη αξιοπιστία ολοκληρωμένων κυκλωμάτων σε νανομετρικές τεχνολογίες
Η κλιμάκωση της τεχνολογίας καθιστά ιδιαίτερα σημαντική την επίδραση των λαθών
χρονισμού στα ολοκληρωμένα κυκλώματα μεγάλης πολυπλοκότητας και υψηλής
συχνότητας. Οι διακυμάνσεις της κατασκευαστικής διαδικασίας, της τάσης και της
θερμοκρασίας οδηγούν σε μεγάλες αποκλίσεις στις καθυστερήσεις, σε επίπεδο
συστήματος, οι οποίες υπονομεύουν την αξιοπιστία των κυκλωμάτων. Επίσης, η
αλληλεπίδραση μεταξύ των σημάτων, οι διαταραχές στην τροφοδοσία ισχύος και η
αντιστατική/επαγωγική πτώση της τάσης στην τροφοδοσία, επηρεάζουν την απόδοση
των συστημάτων, αυξάνοντας την συνολική επίπτωση των λαθών χρονισμού.
Επιπρόσθετα, μηχανισμοί γήρανσης προκαλούν σταδιακή μείωση της ταχύτητας των
κυκλωμάτων κατά τη διάρκεια της λειτουργίας τους. Υπό αυτές τις συνθήκες, είναι
προφανές ότι οι τεχνικές που παρέχουν ανεκτικότητα σε λάθη χρονισμού
καθίστανται αναγκαίες καθώς προσφέρουν ανθεκτικότητα έναντι των σφαλμάτων
χρονισμού και ικανοποιούν τις προδιαγραφές αξιοπιστίας των συστημάτων. Στo
πλαίσιο της διατριβής παρουσιάζονται τρεις τεχνικές ταυτόχρονης εν λειτουργία
ανίχνευσης και διόρθωσης λαθών χρονισμού οι οποίες συμβάλλουν στην αξιοπιστία
των κυκλωμάτων. Με σκοπό την αξιολόγησή τους, οι τρεις τεχνικές εφαρμόστηκαν σε
έναν μικροεπεξεργαστή MIPS R2000 32bit με αρχιτεκτονική δομής διοχέτευσης. Τα
πειραματικά αποτελέσματα δείχνουν ότι οι προτεινόμενες τεχνικές ανιχνεύουν και
διορθώνουν τα επαγόμενα λάθη χρονισμού με χαμηλό κόστος στην κατανάλωση ισχύος
και την επιφάνεια πυριτίου.As technology scales down, timing errors are a real concern in high complexity
and high frequency integrated circuits. Process, Voltage and Temperature
variations lead to large spreads in delay, at the system level, which undermine
circuit’s reliability. Moreover, crosstalk, power supply disturbances and
resistive IR-drop or inductance IL-drop affect circuit performance increasing
the overall impact of timing errors. In addition, aging mechanisms cause
gradual speed degradation of the designs over their service life. In this
context, it is evident that timing error tolerance techniques are becoming
necessary to provide robustness against timing violations and meet system
reliability requirements. This thesis presents three concurrent on-line timing
error tolerance techniques which enhance circuit’s reliability. To validate the
three techniques, they have been applied in the design of a 32-bits MIPS R2000
pipeline microprocessor. The experimental results show that the proposed
techniques detect and correct the generated timing errors efficiently with low
power consumption and low silicon area overhead