EARLY ESTIMATION OF DELAY IN BINARY TO BCD CONVERTOR

A novel high speed architecture for fixed bit binary to BCD conversion which is better in terms of delay is presented in this paper. In recent years, decimal data processing applications have grown and thus there is a need to have hardware support for decimal arithmetic. Decimal digit multipliers are having Binary to BCD conversion as the basic building block. This decimal multiplication in turn is an integral part of commercial, internet and financial based applications

Unidades aritméticas lógicas embebidas : Implementaciones dispositivos lógicos programables FPGA

El interés primario se fundamenta en las perspectivas que se desarrollen en Argentina industrias de hardware y diseños de circuitos integrados de consumo masivo. Además, en colaboración con la UAM Madrid, se participa en acciones de difusión de circuitos programables (tipo FPGA) por sus aplicaciones en el diseño de microcontroladores de uso generales, destacando en particular, las aplicaciones en telecomunicaciones y procesamiento de señales. El interés segundario resulta de la implementación en el ámbito universitario de actividades de desarrollo tecnológico en micro-electrónica.Eje: Arquitectura, redes y sistemas operativosRed de Universidades con Carreras en Informática (RedUNCI

BCD Multiplier

BCD multipliers are the basis of accurate decimal multiplication used in banking systems, scientific calculations, etc. Fractions convert poorly into binary numbers giving rise to conversion error. Therefore, banking industry have been using Binary Coded Decimal numbering system for their banking business transaction to circumvent the error between decimal fraction number to binary. Here we will explore some single-digit Binary Coded Decimal Multiplication units that perform multiplication in hardware for the purpose of future implementation

Plataformas digitales de sistemas de entrada/salida complejos

El empleo de los sensores en la tecnología, tanto en el ámbito industrial como doméstico, se ha vuelto usual; la medición de magnitudes mecánicas, térmicas, eléctricas y químicas en sectores como industrias automatizadas, la robótica, la ingeniería experimental, el ahorro energético, el control ambiental, automóviles, electrodomésticos, computadoras, son tareas que serían impensables sin la aplicación de los sensores. En general, los sensores son dispositivos de entrada que proveen una salida usable en respuesta a la medición de entrada. El agregado de cierta lógica adicional permite introducir funcionalidad, obteniendo un sistema capaz de medir, analizar y comunicar resultados. Estos sensores son de pequeño tamaño y se conocen como sensores inteligentes. Son utilizados para proveer información acerca de parámetros medidos o para identificar estados de control y son candidatos a incrementar la inteligencia empotrada. Un sensor inteligente puede comunicar mediciones directamente a un instrumento o a un sistema.Eje: Arquitectura, redes y sistemas operativosRed de Universidades con Carreras en Informática (RedUNCI

Plataformas digitales de sistemas de entrada/salida complejos

El empleo de los sensores en la tecnología, tanto en el ámbito industrial como doméstico, se ha vuelto usual; la medición de magnitudes mecánicas, térmicas, eléctricas y químicas en sectores como industrias automatizadas, la robótica, la ingeniería experimental, el ahorro energético, el control ambiental, automóviles, electrodomésticos, computadoras, son tareas que serían impensables sin la aplicación de los sensores. En general, los sensores son dispositivos de entrada que proveen una salida usable en respuesta a la medición de entrada. El agregado de cierta lógica adicional permite introducir funcionalidad, obteniendo un sistema capaz de medir, analizar y comunicar resultados. Estos sensores son de pequeño tamaño y se conocen como sensores inteligentes. Son utilizados para proveer información acerca de parámetros medidos o para identificar estados de control y son candidatos a incrementar la inteligencia empotrada. Un sensor inteligente puede comunicar mediciones directamente a un instrumento o a un sistema.Eje: Arquitectura, redes y sistemas operativosRed de Universidades con Carreras en Informática (RedUNCI

BCD Multiplier

BCD multipliers are the basis of accurate decimal multiplication used in banking systems, scientific calculations, etc. Fractions convert poorly into binary numbers giving rise to conversion error. Therefore, banking industry have been using Binary Coded Decimal numbering system for their banking business transaction to circumvent the error between decimal fraction number to binary. Here we will explore some single-digit Binary Coded Decimal Multiplication units that perform multiplication in hardware for the purpose of future implementation

On High-Performance Parallel Fixed-Point Decimal Multiplier Designs

High-performance, area-efficient hardware implementation of decimal multiplication is preferred to slow software simulations in a number of key scientific and financial application areas, where errors caused by converting decimal numbers into their approximate binary representations are not acceptable. Multi-digit parallel decimal multipliers involve two major stages: (i) the partial product generation (PPG) stage, where decimal partial products are determined by selecting the right versions of the pre-computed multiples of the multiplicand, followed by (ii) the partial product accumulation (PPA) stage, where all the partial products are shifted and then added together to obtain the final multiplication product. In this thesis, we propose a parallel architecture for fixed-point decimal multiplications based on the 8421-5421 BCD representation. In essence, we apply a hybrid 8421-5421 recoding scheme to help simplify the computation logic of the PPG. In the following PPA stage, these generated partial products are accumulated using 8421 carry-lookahead adders (CLAs) organized as a tree structure; this organization is a significant departure from the traditional carry-save-adder-based (CSA) approach, which suffers from the problems introduced by extra recoding logic and/or addition circuits needed. In addition to the proposed 8421-5421-based decimal multiplier, we also propose a 4221-based decimal multi-plier that is built upon a novel full adder for 4221 BCD codes; in this design, expensive 4221-to-8421 conversions are no longer needed, and as a result, the operands of this 4221 multiplier can be directly represented in 4221 BCD. The proposed 16x16 decimal multipliers are compared against other best known decimal multiplier designs in terms of delays and delay-area products with a TSMC 90nm technology. The evaluation results have confirmed that the proposed 8421-5421 multiplier achieves the lowest delay and is the most time-area efficient design among all the existing hardware-based BCD multipliers