A Survey on Integrated Circuit Trojans

Traditionally, computer security has been associated with the software security, or the information-data security. Surprisingly, the hardware on which the software executes or the information stored-processed-transmitted has been assumed to be a trusted base of security. The main building blocks of any electronic device are Integrated circuits (ICs) which form the fabric of a computer system. Lately, the use of ICs has expanded from handheld calculators and personal computers (PCs) to smartphones, servers, and Internet-of-Things (IoT) devices. However, this significant growth in the IC market created intense competition among IC vendors, leading to new trends in IC manufacturing. System-on-chip (SoC) design based on intellectual property (IP), a globally spread supply chain of production and distribution of ICs are the foremost of these trends. The emerging trends have resulted in many security and trust weaknesses and vulnerabilities, in computer systems. This includes Hardware Trojans attacks, side-channel attacks, Reverse-engineering, IP piracy, IC counterfeiting, micro probing, physical tampering, and acquisition of private or valuable assets by debugging and testing. IC security and trust vulnerabilities may cause loss of private information, modified/altered functions, which may cause a great economical hazard and big damage to society. Thus, it is crucial to examine the security and trust threats existing in the IC lifecycle and build defense mechanisms against IC Trojan threats. In this article, we examine the IC supply chain and define the possible IC Trojan threats for the parties involved. Then we survey the latest progress of research in the area of countermeasures against the IC Trojan attacks and discuss the challenges and expectations in this area. Keywords: IC supply chain, IC security, IP privacy, hardware trojans, IC trojans DOI: 10.7176/CEIS/12-2-01 Publication date: April 30th 202

Persistent monitoring of digital ICs to verify hardware trust

The specialization of the semiconductor industry has resulted in a global Integrated Circuit (IC) supply chain that is susceptible to hardware Trojans - malicious circuitry that is embedded into the chip during the design cycle. This nefarious attack could compromise the missioncritical systems which implement these devices. While a trusted domestic IC supply chain exists with resources such as the Trusted Foundry Program, it\u27s highly desirable to utilize the high yield, fast turn-around time, low cost, and leading-edge technology of the global IC supply chain. Research into the verification of hardware trust has made significant progress in recent years but is still far from a single, comprehensive solution. Most proposed solutions are one-time implementable methods that attempt to detect hardware Trojans during the verification stage of the IC development process. While this is a desirable solution, it\u27s not realistic given the current limitations of hardware Trojan detection techniques. We propose a more comprehensive solution that involves the persistent verification of hardware trust in the field, in addition to several one-time methods implemented during IC verification. We define a persistent verification framework that involves the use of a few ICs from a secure process flow to persistently monitor and verify the operation of several untrusted ICs from the global supply chain. This allows the system integrator to realize the benefits of the global IC supply chain while maintaining the integrity of the system. We develop a system monitor which filters the IO of untrusted digital ICs for a set of patterns, which we refer to as digital signal signatures, to verify the operation of the devices

Hardware Trojan Detection in Third Party Digital IP Cores

Due to Globalization outsourcing of SoC designs either for verification, testing and fabrication has become inevitable. Modern System on chip (SoC) is complex process. Modern SoC‟s can be designed time effectively and cost effectively with the help of third party Intellectual Property (IP) core vendors. Various processors cores (like ARM, Power PC), communication controllers (CAN, Zigbee) and control cores (PWM, Analog comparator) will get incorporated into SoC‟s, which are supplied by different vendors. The original SoC manufacturers are IP integrators, targeting a particular application. In this process, various issues like IP protection, IP rights and problem of malicious IP‟s will arise. Recent addition in this list is Hardware Trojans (HT). HT‟s can be included by rogue designer in design house or at overseas fabrication factories. The objective of these HT‟s includes manipulating the functionality of the chip, leaking confidential information and destroying the system. HT‟s included in the design phase must be weeded out during verification phase. Still now, there is no concrete method or golden rule in the existing verification framework to detect the HT‟s. Various verification metrics like code coverage, functional coverage and verification methodologies like OVM or UVM will be helpful in detecting HT‟s. Formal verification is also useful. A comprehensive framework using all verification metrics is very much required to detect HT‟s. We will address this issue in our thesis. Secondly, static timing analysis (STA) and power analysis (PA) can be used to detect HT‟s included at both design phase and also in fabrication. In our proposed framework, we will incorporate verification metrics, formal verification, STA and PA to detect HT‟s. In this report, we apply DFT techniques and standard verification metrics to detect the hardware Trojans. The microprocessors and cryptographic designs are most vulnerable for hardware Trojan attacks. The Advanced Encryption Standard (AES) and RSA Trojan benchmarks from Trust Hub are used to verify the existing test principles like stuck at fault (SAF), path delay faults (PDF) are capable of detecting Trojans in Benchmarks. Results and analysis is presented in this report. Also Novel Trojan Benchmarks designs were proposed to eliminate the existing weaknesses in AES Benchmarks

Techniques for Improving Security and Trustworthiness of Integrated Circuits

The integrated circuit (IC) development process is becoming increasingly vulnerable to malicious activities because untrusted parties could be involved in this IC development flow. There are four typical problems that impact the security and trustworthiness of ICs used in military, financial, transportation, or other critical systems: (i) Malicious inclusions and alterations, known as hardware Trojans, can be inserted into a design by modifying the design during GDSII development and fabrication. Hardware Trojans in ICs may cause malfunctions, lower the reliability of ICs, leak confidential information to adversaries or even destroy the system under specifically designed conditions. (ii) The number of circuit-related counterfeiting incidents reported by component manufacturers has increased significantly over the past few years with recycled ICs contributing the largest percentage of the total reported counterfeiting incidents. Since these recycled ICs have been used in the field before, the performance and reliability of such ICs has been degraded by aging effects and harsh recycling process. (iii) Reverse engineering (RE) is process of extracting a circuit’s gate-level netlist, and/or inferring its functionality. The RE causes threats to the design because attackers can steal and pirate a design (IP piracy), identify the device technology, or facilitate other hardware attacks. (iv) Traditional tools for uniquely identifying devices are vulnerable to non-invasive or invasive physical attacks. Securing the ID/key is of utmost importance since leakage of even a single device ID/key could be exploited by an adversary to hack other devices or produce pirated devices. In this work, we have developed a series of design and test methodologies to deal with these four challenging issues and thus enhance the security, trustworthiness and reliability of ICs. The techniques proposed in this thesis include: a path delay fingerprinting technique for detection of hardware Trojans, recycled ICs, and other types counterfeit ICs including remarked, overproduced, and cloned ICs with their unique identifiers; a Built-In Self-Authentication (BISA) technique to prevent hardware Trojan insertions by untrusted fabrication facilities; an efficient and secure split manufacturing via Obfuscated Built-In Self-Authentication (OBISA) technique to prevent reverse engineering by untrusted fabrication facilities; and a novel bit selection approach for obtaining the most reliable bits for SRAM-based physical unclonable function (PUF) across environmental conditions and silicon aging effects

Методи захисту спеціалізованих моніторингових комп’ютерних засобів на ПЛІС

Актуальність. Забезпечення заданого рівня надійності і безпеки використання об'єктів критичного застосування (аерокосмічні комплекси, підприємства енергетичної галузі, підприємства із небезпечним виробництвом, об’єкти транспорту) залежить від ступеня безвідмовності програмно-апаратних компонент, досконалості архітектурних рішень, використовуваних методів і засобів стійкості до відмов, що викликані різними факторами (фізичними і проектними дефектами, дефектами взаємодії із зовнішнім середовищем). Застосування ефективних методів, моделей та спеціальних архітектурно- структурних рішень в системах моніторингу стану критичних об’єктів дозволяє вирішити ряд проблем завдяки, в тому числі, і застосування програмовних логічних інтегральних середовищ (ПЛІС) для практичної реалізації таких систем. Пpи пpoектувaннi cучacних cиcтем нa кpиcтaлi шиpoкo викopиcтoвуютьcя гoтoвi мoдулi - блоки інтелектуальної власності: ІР, IP-блoки aбo IP-core (intellectual property), що втілені у функціональних можливостях пристроїв та якi pеaлiзують дocить cклaднi алгоритми пеpетвopення i oбpoбки дaних. Однак, багатий досвід використання ПЛІС сучасного рівня складності та сенсорних мереж в критичних додатках, що накопичений в Україні, вимагає більш детального осмислення і аналізу, а таке дослідження повинно проводитися із урахуванням можливих ризиків, які мають місце при використанні ПЛІС-технологій із дотриманням вже відомих базових принципів забезпечення надійності, функціональної та інформаційної безпеки. Крім того, самі пристрої на ПЛІС та мережі сенсорів мають можливість змінювати свою конфігурацію, що вимагає реалізації гнучких засобів їхньої інтеграції. Саме тому дослідження, спрямовані на пошук шляхів підвищення рівня захищеності систем моніторингу вистану об’єктів критичного застосування Об’єктом дослідження є процеси, що впливають на ступінь захищеності спеціалізованих моніторингових обчислювальних засобів на базі програмовних інтегральних середовищ від атак та втручань. Предметом дослідження є методи забезпечення захисту спеціалізованих моніторингових комп’ютерних засобів на ПЛІС. Мета і задачі дослідження. Метою дослідження є підвищення рівня захищеності спеціалізованих обчислювальних засобів для моніторингу об’єктів критичного застосування та перевірка ефективності запропонованих структур засобів захисту. Для досягнення поставленої мети в роботі вирішуються наступні задачі: - дослідження впливу загроз та атак на блоки інтелектуальної власності проектів спеціалізованих обчислювальних засобів на ПЛІС ; - оцінка ефективності існуючих методів захисту ІР-блоків в проектах на ПЛІС із урахуванням архітектурно-структурної організації цих напівфабрикатів; - розробка нових методів для підвищення рівня захищенності блоків інтелектуальної власності проектів апаратних засобів на ПЛІС; - оцінка рівня захищеності ІР-блоків від атак та загроз різних типів. Методи дослідження базуються на використанні методів теорії ймовірностей та математичного статистичного аналізу, комп’ютерної схемотехніки, теорії організації обчислювальних процесів для створення спеціалізованих комп’ютерних систем на ПЛІС.Theme topicality. Provision of a certain level of reliability and safety of the use of objects of critical application (aerospace complexes, enterprises of the energy industry, enterprises with hazardous production, objects of transport) depends on the degree of failures of software and hardware components, the perfection of architectural solutions, methods and means of resistance to failures , caused by various factors (physical and design defects, defects in interaction with the external environment). The application of effective methods, models and special architectural and structural solutions in critical-object monitoring systems allows us to solve a number of problems, including the use of programmable logical integral environments (FPGAs) for the practical implementation of such systems. The following are examples of the training system in the form of the following examples: intellectual property units: IPs, IP-blocks of either IP-core (intellectual property) embodied in the functional capabilities of the devices, and which translate into specific algorithms for petevoping and decompression. However, the rich experience of using the current level of complexity and sensor networks in critical applications in Ukraine, which has accumulated in Ukraine, requires more detailed reflection and analysis, and such research should be conducted taking into account the potential risks that occur when using FPGA technologies with the observance of already known basic principles of reliability, functional and information security. In addition, the devices themselves on the FPGA and network sensors have the ability to change their configuration, which requires the implementation of flexible means of their integration. That is why the research aimed at finding ways to increase the level of security of monitoring systems for the critical use objects The object of the research is the processes that affect the degree of protection of specialized monitoring computers based on programmable integral environments from attacks and interventions. The subject of the research is the methods of ensuring the protection of specialized monitoring computer tools in the FPGA. The purpose and tasks of the study. The purpose of the study is to increase the level of protection of specialized computing facilities for monitoring critical objects and to check the effectiveness of the proposed structures of protection. To achieve this goal, the following tasks are solved: - investigation of the impact of threats and attacks on the blocks of intellectual property of specialized computer software projects on the FPGA; - evaluation of the effectiveness of existing methods of protection of IP blocks in projects on the FPGA, taking into account the architectural and structural organization of these semi-finished products; - development of new methods for increasing the level of protection of intellectual property units of hardware projects on FPGA; - assessment of the level of protection of IP blocks from attacks and threats of various types. The research methods are based on the use of methods of probability theory and mathematical statistical analysis, computer circuitry, the theory of the organization of computational processes for the creation of specialized computer systems on the FPGA.Актуальность. Обеспечение заданного уровня надежности и безопасности использования объектов критического применения (аэрокосмические комплексы, предприятия энергетической отрасли, предприятия с опасным производством, объекты транспорта) зависит от степени безотказности программно-аппаратных компонент, совершенства архитектурных решений, используемых методов и средств отказоустойчивости, вызванных различными факторами (физическими и проектными дефектами, дефектами взаимодействия с внешней средой). Применение эффективных методов, моделей и специальных архитектурно-структурных решений в системах мониторинга состояния критических объектов позволяет решить ряд проблем благодаря, в том числе и применение программируемых логических интегральных сред (ПЛИС) для практической реализации таких систем. При проектировании современных систем на кристалле широко используются готовые модули – блоки интеллектуальной собственности: ИС, IP-блoк или IPcore (intellectual property), которые воплощены в функциональных возможностях устройств и которые реализуют достаточно сложные алгоритмы превращения i обработки данных. Однако, богатый опыт использования ПЛИС современного уровня сложности и сенсорных сетей в критических приложениях, накопленный в Украине, требует более детального осмысления и анализа, а такое исследование должно проводиться с учетом возможных рисков, которые имеют место при использовании ПЛИС-технологий с соблюдением уже известных базовых принципов обеспечения надежности, функциональной и информационной безопасности. Кроме того, сами устройства на ПЛИС и сети сенсоров имеют возможность изменять свою конфигурацию, требует реализации гибких средств ихнои интеграции. Именно поэтому исследования, направленные на поиск путей повышения уровня защищенности систем мониторинга состояния объектов критического применения Объектом исследования являются процессы, влияющие на степень защищенности специализированных мониторинговых вычислительных средств на базе программируемых интегральных сред от атак и вмешательств. Предметом исследования являются методы обеспечения защиты специализированных мониторинговых компьютерных средств на ПЛИС. Цель и задачи исследования. Целью исследования является повышение уровня защищенности специализированных вычислительных средств для мониторинга объектов критического применения и проверка эффективности предложенных структур средств защиты. Для достижения поставленной цели в работе решаются следующие задачи: - исследование влияния угроз и атак на блоки интеллектуальной собственности проектов специализированных вычислительных средств на ПЛИС; - оценка эффективности существующих методов защиты IP-блоков в проектах на ПЛИС с учетом архитектурно-структурной организации этих полуфабрикатов; - разработка новых методов для повышения уровня защищенности блоков интеллектуальной собственности проектов аппаратных средств на ПЛИС; - оценка уровня защищенности IP-блоков от атак и угроз различных типов. Методы исследования базируются на использовании методов теории вероятностей и математического статистического анализа, компьютерной схемотехники, теории организации вычислительных процессов для создания специализированных компьютерных систем на ПЛИС