A 0.2 - 8 MS/s 10b flexible SAR ADC Achieving 0.35 - 2.5 fJ/Conv-Step and using self-quenched dynamic bias comparator

A 10b flexible SAR ADC is presented incorporating a selfquenched dynamic bias comparator and a self-triggered asynchronous delay line. The ADC is fabricated in 65nm CMOS, occupies 0.04mm2 and has an ENOB > 9bit and SFDR > 66dB for sampling rates from 0.2 to 8MS/s at supply voltages respectively from 0.7V to 1.3V with a Walden FoM from 0.35 to 2.5fJ/conv-step

Estudo de um SAR ADC com DAC C-2C

O ADC de Registo de Aproximações Sucessivas (SAR) apresenta diversas vantagens face a outros conversores, nomeadamente, uma área reduzida, um baixo consumo de energia e pode ser utilizado para resoluções mais altas com uma velocidade de conversão moderada, pelo que é diversas vezes utilizado para redes de sensores sem fios e produtos biomédicos. Este tipo de Conversor Analógico-Digital beneficia, assim,do avanço tecnológico.O principal objetivo desta dissertação é o estudo de um SAR ADC com Conversor Digital-Analógico C-2C. Este tipo de arquitetura é pouco utilizada para conversores do tipo SAR daí que o DAC usualmente utilizado entre os autores é o DAC Pesado Binariamente. Contudo,o DAC C-2C apesar de ser pouco conhecido e utilizado apresenta as suas vantagens em relação ao DAC Pesado Binariamente.Inicialmente, o DAC C-2C é alvo de um estudo teórico no domínio da tensão, tendo como finalidade o desenvolvimento de um modelo de alto nível a partir do simulador MATLAB, o que permitiu resultados ao nível do processo de conversão do ADC para diferentes cenários e o estudo do ponto de vista da linearidade e de eficiência energética.Por fim,e perante diferentes tópicos de estudo é elaborada uma análise comparativa entre os dois DACs mencionados anteriormente. Este estudo permitiu verificar que o DAC C-2C apresenta vantagens em relação ao DAC Pesado Binariamente, nomeadamente ao nível da área e eficiência energética.The ADC of Successive Approximation Register (SAR) has several advantages over other converters namely, a reduced area, a low power consumption, and can be used for higher resolutions with a moderate conversion speed so it is often used for wireless sensor networks and biomedical products. This type of Analog-to-Digital Converter thus benefits from technological advancement.The main objective of this dissertation is the study of a SAR ADC with C-2C Digital -to -Analog Converter. This type of architecture is seldom used for converters of the SAR type, hence the DAC usually used among authors is the Binary Weighted DAC. However, C-2C DAC despite being little known and used has its advantages over Binary Weighted DAC.Initially, the DAC C-2C is the target of a theoretical study in the voltage domain, with the purpose of developing a high level model from the MATLAB simulator, which allowed results at the level of the ADC conversion process for different sce-narios and the study from the point of view of linearity and energy efficiency.Finally, and in view of different study topics, a comparative analysis is made between the two DAGs mentioned above. This study allowed us to verify that the DAC C-2C has advantages over the Binary Weighted DAC, namely in terms of area and energy efficiency