6 research outputs found

    Improvement of electric properties of AlGaN/GaN HEMTs with SiO2 gate insulator

    Get PDF
    ν•™μœ„λ…Όλ¬Έ (석사)-- μ„œμšΈλŒ€ν•™κ΅ λŒ€ν•™μ› : 전기·컴퓨터곡학뢀, 2017. 2. μ„œκ΄‘μ„.초 둝 GaN 의 κ²½μš°μ—λŠ” high electron velocity 와 high band gap 의 μš°μˆ˜ν•œ νŠΉμ„±κ³Ό AlGaN/GaN HEMTs 둜 μ‚¬μš©μ‹œ μžμ—°μŠ€λ ˆ ν˜•μ„±λ˜λŠ” 2DEG 에 μ˜ν•΄ 높은 electron density의 μž₯점을 가진 μ°¨μ„ΈλŒ€ μ „λ ₯ μ†Œμžλ‘œ μ£Όλͺ©λ°›κ³  μžˆλ‹€. μ‹€μ œλ‘œ μ „λ ₯ μ†Œμžλ‘œμ˜ μ‘μš©μ„ μœ„ν•΄μ„œλŠ” normally off operation 이 ν•„μš”λ‘œ ν•œλ‹€. μ΄λ•Œ 보톡 gate recessed structure λ₯Ό ν†΅ν•˜μ—¬ 문턱전압을 positive shift μ‹œμΌœμ€€λ‹€. 이 κ²½μš°μ—λŠ” gate leakage currentλ₯Ό 효과적으둜 μ–΅μ œν•˜κ³  전기적인 νŠΉμ„±μ„ ν–₯μƒμ‹œν‚€κΈ° μœ„ν•΄μ„œλŠ” gate insulator 에 λŒ€ν•œ μΆ©λΆ„ν•œ 연ꡬ가 ν•„μš”ν•˜λ‹€. λ³Έ λ…Όλ¬Έμ—μ„œλŠ” κ³ μ „λ ₯ μ†Œμžλ‘œμ„œ gate recessed sturcture AlGaN/GaN MIS-HEMTs 의 SiO2 gate insultor 에 κ΄€ν•œ 연ꡬλ₯Ό μ§„ν–‰ν•˜μ˜€λ‹€. Si MOS capacitor λ₯Ό ν†΅ν•˜μ—¬ λ°•λ§‰μ˜ 전기적인 νŠΉμ„±μ„ λΉ„κ΅ν•˜μ˜€κ³  μ΄λ•Œ N2 plasma step 을 μΆ”κ°€ν•΄μ£Όμ—ˆμ„ 경우 효과적으둜 leakage current κ°€ κ°μ†Œν•˜κ³  hysteresis κ°€ μ€„μ–΄λ“œλŠ” 것을 확인 ν•  수 μžˆμ—ˆλ‹€. 이λ₯Ό ν†΅ν•˜μ—¬ μ‹€μ œλ‘œ AlGaN/GaN device 에 μ μš©ν•˜μ—¬ μ†Œμžμ˜ νŠΉμ„±μ„ ν™•μΈν•œ κ²°κ³Ό, forward gate current κ°€ ν™•μ—°ν•˜κ²Œ κ°μ†Œν•˜λŠ” 것을 μ•Œ 수 μžˆμ—ˆκ³ , Ron λ˜ν•œ 더 μš°μˆ˜ν•œ νŠΉμ„±μ„ κ°–λŠ” 것을 확인할 수 μžˆμ—ˆλ‹€. μ΄λŸ¬ν•œ κ²°κ³Όλ₯Ό ν† λŒ€λ‘œ SiON interface layer 을 μ μš©ν•˜μ˜€μ„ λ•Œ forward gate current 뿐만 μ•„λ‹ˆλΌ pulsed I-V νŠΉμ„±μ΄λ‚˜, transconductance 와 drain current 같은 DC νŠΉμ„±κ³Ό reliability νŠΉμ„±μ—μ„œ λͺ¨λ‘ 훨씬 μš°μˆ˜ν•œ κ²°κ³Όλ₯Ό 얻을 수 μžˆμ—ˆλ‹€. λ˜ν•œ 막 λ‚΄λΆ€μ˜ trap μ΄λ‚˜ interface trap density λ©΄μ—μ„œ 쒋지 μ•Šλ‹€κ³  μ•Œλ €μ Έ μžˆλŠ” HfON 막을 bulk layer 둜 μ‚¬μš©ν•˜λ©΄μ„œλ„ μš°μˆ˜ν•œ interface trap density 와 hysteresis νŠΉμ„±μ„ λ³΄μ΄λŠ” 것을 ν™•μΈν•˜μ˜€λ‹€.제 1 μž₯ μ„œ λ‘  1 제 1 절 GaN power device 1 제 2 절 BTBAS SiO2 4 제 2 μž₯ SiO2 ALD optimize 7 제 1 절 SiO2 atomic layer deposition 7 제 2 절 SiO2 deposition with N2 plasma step 11 제 3 μž₯ AlGaN/GaN MIS-HEMTs with SiO2 14 제 1 절 AlGaN/GaN MIS-HEMTs process 14 제 2 절 SiO2 single layer device 17 제 3 절 SiO2 interface layer device 26 제 4 μž₯ κ²°λ‘  및 μ•žμœΌλ‘œμ˜ 과제 38 제 1 절 Summary 38 제 2 절 μ•žμœΌλ‘œμ˜ 과제 39 μ°Έκ³ λ¬Έν—Œ 40 Abstract 43Maste
    corecore