Mechanisms of Step-Stress Degradation In Carbon-Doped 0.15 μm AlGaN/GaN HEMTs for Power RF Applications

We discuss the degradation mechanisms of C-doped 0.15-μm gate AlGaN/GaN HEMTs tested by drain step-stress experiments. Experimental results show that these devices exhibit cumulative degradation effects during the step stress experiments in terms of either (i) transconductance (gm) decrease without any threshold-voltage (VT) change under OFF-state stress, or (ii) both VT and gm decrease under ON-state stress conditions. To aid the interpretation of the experiments, two-dimensional hydrodynamic device simulations were carried out. Based on obtained results, we attribute the gm decrease accumulating under OFF-state stress to hole emission from CN acceptor traps in the gate-drain access region of the buffer, resulting in an increase in the drain access resistance. On the other hand, under ON-state stress, channel hot electrons are suggested to be injected into the buffer under the gate and in the gate-drain region where they can be captured by CN traps, leading to VT and gm degradation, respectively

Sviluppo di un dispositivio Switch in Nitruro di Gallio (GaN) ad alta potenza per applicazioni nei front-end dei moduli T/R

Il Nitruro di Gallio è un semiconduttore sempre più utilizzato per applicazioni di alta potenza ed alta frequenza grazie alle sue caratteristiche intrinseche, le quali permettono l’utilizzo di tensioni più elevate, maggiori densità di potenza e maggiore efficienza, nonché una sostanziale riduzione delle dimensioni a parità di potenza erogata. I moduli T/R attualmente in produzione presso la Fonderia GaAs/GaN di SELEX Sistemi Integrati sfruttano l’ormai consolidata tecnologia GaAs microstriscia per la realizzazione di MMIC quali HPA e LNA presenti nel frontend radar attivo, uniti a circuiti monolitici Power Limiter (diodi p-i-n) ed a componenti ferromagnetici quali il circolatore per realizzare un modulo ibrido i cui componenti sono interconnessi tra loro mediante wire bonding. L’idea di un radar di prossima generazione basato su tecnologia GaN fornisce la possibilità di pensare non solo a potenze più elevate e/o dimensioni notevolmente ridotte, ma ad un modulo T/R più compatto formato da un unico circuito integrato monolitico (MMIC). Ovviamente questo può essere possibile solo nel caso in cui componenti quali il circolatore ed il Power Limiter, che rendono il modulo ibrido, fossero sostituiti da circuiti realizzati sullo stesso substrato dei MMIC attivi HPA e LNA. Durante questo lavoro di Dottorato è stato mostrato come una possibile alternativa al circolatore sia rappresentata da un circuito SPDT, composto da Switch Serie e Shunt in configurazione tale da svolgerne la stessa funzione logica, mantenendo caratteristiche di Insertion Loss e Isolamento tali da garantire una bassa dispersione del segnale. Al fine di ottimizzare il processo realizzativo e le prestazioni dello Switch, è stato processato un primo Wafer A sul quale sono stati realizzati Switch discreti di tipo Serie con diverse periferie, sfruttando la tecnologia Field Plate allo scopo di mantenere alta la tensione di breakdown. Questi dispositivi sono dunque stati caratterizzati con lo scopo di realizzare un modello scalabile a piccolo segnale dello Switch. In questo modello, il comportamento dello Switch è associato ad una serie di componenti passivi, tutti determinabili con semplici misurazioni sia per lo stato ON che per lo stato OFF (per quest’ultimo è stata messa a punto una nuova metodologia di misura capacitiva in grado di estrapolare il valore della CDS, solitamente molto difficile da misurare). Lo scopo del modello è fondamentalmente quello di ottenere una simulazione affidabile riguardo alle prestazioni degli Switch al variare della periferia e della geometria dell’elettrodo di Gate. Una volta confermata l’affidabilità del modello scalabile confrontando le simulazioni con i dati sperimentali degli Switch realizzati in tecnologia T-Gate sul Wafer A, sono state effettuate delle simulazioni di strutture innovative quali IGate (senza Field Plate) e MIS-Gate (senza piede del Gate) a parità di capacità parassite CGS-CGD, ottenendo un set di lunghezze di Gate variabili per i diversi layout: LG=0.25μm+LHEAD=2x0.2μm (T-Gate), LG=0.6μm (I-Gate) e LHEAD=0.6μm (MIS-Gate). E’ stato dimostrato inoltre come il Field Plate introduca delle capacità parassite che riducono l’Isolamento RF dello Switch e come invece una maggiore lunghezza di Gate lo migliori, sviluppando una metodologia di misura basata su una struttura di test in grado di discriminare la bontà e l’influenza del substrato sulle capacità parassite del Gate rispetto all’Isolamento RF.Sulla base dei risultati ottenuti dalle simulazioni, è stato quindi processato un secondo Wafer B contenente le tre strutture T-Gate, I-Gate e MIS-Gate con le dimensioni sopra descritte. E’ apparso evidente come il T-Gate presenti un alto breakdown (VBD=130V) grazie alla presenza del Field Plate, ma allo stesso tempo delle ridotte prestazioni nell’Isolamento RF a causa delle capacità parassite presenti (COFF T 2COFF I e COFF T 3COFF MIS). Le tre tecnologie hanno comunque confermato il trend previsto dalle simulazioni, mostrando una FC pari a 176 GHz (T-Gate), 257GHz (I-Gate) e 366 GHz (MIS), in funzione anche della maggiore LG. La struttura MIS ha inoltre presentato delle prestazioni DC di gran lunga superiori alle altre tecnologie, mostrando un incremento della IDSS di circa il 15%, una maggiore stabilità all’effetto di autopolarizzazione del Gate grazie alla possibilità di essere polarizzato in forward senza correnti di leakage ed un breakdown paragonabile al T-Gate con Field Plate. Nell’ipotesi di sfruttare lo Switch con periferie più grandi (WG>1mm) ed in grado dunque di gestire maggiori densità di potenza, è stato considerato il problema di dover compensare l’aumento della capacità parassita COFF. Dopo aver esaminato diverse soluzioni già presenti in letteratura, è stata ideata e simulata la soluzione innovativa del Dual-Gate, formato da un unico Switch con due Gate paralleli all’interno del canale ed utilizzabile anche per progettazione a banda larga, permettendo inoltre di ottenere allo stesso tempo una riduzione della COFF senza raddoppiare la RON come nel caso della soluzione con due Switch in cascata. Sulla base delle simulazioni è stato dunque processato un terzo Wafer C con strutture I-Gate e MIS-Gate nelle configurazioni Serie e Shunt, con diverse periferie (da WG=2x50μm a WG=1.8mm) e con LG=1μm nelle configurazioni Single-Gate e Dual-Gate. Le misure DC hanno confermato il trend del Wafer B, mostrando ancora una volta le alte prestazioni del MIS-Gate. Le misure a piccolo segnale sugli Switch Serie hanno mostrato, nel confronto tra Singolo e Dual-Gate sia per piccole che grandi periferie, un miglioramento costante di 3dB di Isolamento nel range di frequenze preso in considerazione, a fronte di un incremento di circa il 65% dell’Insertion Loss, lasciando il valore di FCpraticamente invariato. Gli Switch Shunt, nell’analisi a piccolo segnale, hanno mostrato un miglioramento nell’accoppiamento capacitivo del segnale RF con il Gate, mantenendo comunque un Isolamento di -20dB, nel caso in cui si prenda in considerazione il dispositivo MIS Dual-Gate piuttosto che il Singolo Gate. Infine, le misure ad ampio segnale sui dispositivi MIS hanno dimostrato come questi possano gestire una densità di potenza molto più elevata nello stato ON (80W/mm e 70W/mm per la configurazione Single-Gate e Dual-Gate rispettivamente) rispetto ai circa 50W/mm dei dispositivi Schottky i quali presentano, inoltre, una maggiore sensibilità all’effetto di autopolarizzazione del Gate in forward o verso il pinch-off. Nello stato OFF, gli Switch Dual-Gate presentano ancora un miglioramento di 3dB rispetto a quelli a Singolo Gate, mostrando una compressione P1dBc>40dBm

Reliability Investigation of GaN HEMTs for MMICs Applications

Results obtained during the evaluation of radio frequency (RF) reliability carried out on several devices fabricated with different epi-structure and field-plate geometries will be presented and discussed. Devices without a field-plate structure experienced a more severe degradation when compared to their counterparts while no significant correlation has been observed with respect of the different epi-structure tested. RF stress induced two main changes in the device electrical characteristics, i.e., an increase in drain current dispersion and a reduction in gate-leakage currents. Both of these phenomena can be explained by assuming a density increase of an acceptor trap located beneath the gate contact and in the device barrier layer. Numerical simulations carried out with the aim of supporting the proposed mechanism will also be presented

GaN-on-Silicon Evaluation for High-Power MMIC Applications

Today microwave market has identified GaN-HEMT technology as a strategic enabling technology for next generation MMICs to be implemented in high performance RF sub-assemblies such as T/R Modules, Solid State Power Transmitters, Compact Receivers, High Speed Communications. To allow commercial market entry of GaN technology, a tradeoff between high RF performance and low cost is mandatory and a possible solution is represented by GaN-on-Silicon substrate. In this scenario the evaluation of FETs RF performance and losses of passive components are demanding to understand the feasibility of GaN MMIC on Si. Following such approach, in SELEX Sistemi Integrati a 4 inches GaN-on-Si wafer containing discrete active devices and passive components has been fabricated with the 50μm Si thickness. RF FETs performance demonstrates an output power of 4W/mm @ 3GHz, while passive components characterization exhibits similar behavior of GaN SiC passive elements up to C Band

Optimization of 0.25µm GaN HEMTs through numerical simulations

0.25µm GaN HEMTs performance dependence from epitaxial and geometrical parameters has been investigated by means of numerical simulations. A single-heterojunction GaN HEMT structure with an iron doped buffer layer also including a mushroom-gate layout forming a gate-connected field-plate over the device SiN passivation layer was considered. Numerical simulations including static-IV characteristics and breakdown voltage estimation, small signal analysis and double pulse-IV characteristics have been carried out on more than 400 different structures. Simulations results showed that contact resistance, gate-source spacing, barrier thickness and AlGaN/SiN interface trap density are critical for improving device RF gain. Field-plate extension and passivation layer thickness were found to be parameters that can be used for trading off between device breakdown voltage and RF gain. Increasing iron-doping in the buffer layer leaded to larger breakdown voltage and RF gain but, due to the enhanced trapping effects, also to poorer large-signal operation

Buffer Traps in Fe-Doped AlGaN/GaN HEMTs: Investigation of the Physical Properties Based on Pulsed and Transient Measurements

This paper presents an extensive investigation of the properties of the trap with activation energy equal to 0.6 eV, which has been demonstrated to be responsible for current collapse (CC) in AlGaN/GaN HEMTs. The study was carried out on AlGaN/GaN HEMTs with increasing concentration of iron doping in the buffer. Based on pulsed characterization and drain current transient measurements, we demonstrate that for the samples under investigation: 1) increasing concentrations of Fe-doping in the buffer may induce a strong CC, which is related to the existence of a trap level located 0.63 eV below the conduction band energy and 2) this trap is physically located in the buffer layer, and is not related to the iron atoms but\u2014more likely\u2014to an intrinsic defect whose concentration depends on buffer doping. Moreover, we demonstrate that this level can be filled both under OFF-state conditions (by gate-leakage current) and under ON-state operation (when hot electrons can be injected to the buffer): for these reasons, it can significantly affect the switching properties of AlGaN/GaN HEMTs

Role of carbon in dynamic effects and reliability of 0.15-um AlGaN/GaN HEMTs for RF power amplifiers

This paper presents results concerning the dynamic performance and reliability of Fe-doped and C-doped 0.15-\uf06dm gate AlGaN/GaN HEMTs. Step-stress tests at increasing drain-source voltage and different gate-source voltages are specifically reported. Fe-doped HEMTs exhibit, under both off- and on-state conditions, excellent parametric stability up to breakdown. C-doped devices are instead affected by enhanced degradation effects during the step stress experiments compared to Fe-doped ones, consisting of RON increase during off-state stress and both threshold-voltage and RON increase under on-state conditions. 2D hydrodynamic device simulations are used to validate hypotheses on the physical mechanisms underlying the observed, distinctive degradation effects. The role of C doping in causing additional degradation compared to Fe-doped device is explained with the aid of device simulations as follows: 1) under off-state conditions, hole emission from the CN acceptor traps in the gate-drain region of the buffer leads to an RON increase which is not completely recovered during the typical recovery time interval following each stress phase and therefore accumulates during the step stress experiment; 2) under on-state conditions, channel hot electrons are injected (besides towards the surface) into the buffer where they can be captured by CN traps under the gate and in the gate-drain region, inducing semi-permanent threshold-voltage and RON increases