ピット近似関数を用いた局所解集合探索法

電気通信大学200

動的再構成可能なパイプライン型アーキテクチャ向け配置配線手法

近年，携帯端末機等における高機能化に伴い，これらの機器向けのLSI に要求される処理能力が増大している．また，高性能に加え，低消費電力，小面積なアーキテクチャへの要求も高まっている．これらの要求を満たす解の１つとして，動的再構成可能なアーキテクチャが提案されている．動的再構成可能なアーキテクチャ向けのコンパイラでは，処理演算をアーキテクチャにマッピングする技術が必要となる．そこで，本論文では処理をDirected Acyclic Graph（DAG）で表現されたデータフローグラフに変換し，これを動的再構成可能なアーキテクチャに配置配線する手法を提案する．動的再構成可能なアーキテクチャとして，代表的なものにパイプラン型とアレイ型の２種類があるが，パイプライン型アーキテクチャは，アレイ型アーキテクチャと比較して配線が少なく，小面積・低消費電力を実現するアーキテクチャとして注目されている．そこで，本論文ではターゲットアーキテクチャとしてパイプライン型アーキテクチャを採用した．しかしながら，パイプライン型アーキテクチャは配線が少なく配置配線の自由度が低いため，アレイ型アーキテクチャに適用されている配線自由度の高さを利用した既存手法（シミュレーテッドアニーリング）を適用することは困難である．また，単純な全探索手法を導入した場合も，パイプラン型アーキテクチャ規模が大きくなるにつれ探索範囲が非常に広くなり，計算量が指数関数的に増大し現実的な時間内で解を得るのは困難になる．そこで，本論文ではパイプライン型アーキテクチャの配線制約による枝刈り手法を用いた配置配線手法を提案する．これは，パイプライン段毎に演算の配置と配線を交互に探索していく問題であり，入力DAG の配線制約を用いた探索領域の枝刈り，探索方向予測，探索不要ノード削除機能を併用している．さらに，入力DAG とターゲットアーキテクチャ規模から算出する複雑度指標を導入し，探索解発見率や探索時間を予測可能とした．これによって探索の上限時間設定を可能にし，本方式を含むコンパイラシステム全体の可用性を向上させた．実験評価では，アレイ型アーキテクチャのマッピング探索で用いられているシミュレーテッドアニーリングと提案手法において，マッピング探索の実行時間とマッピング探索解の発見率を比較した．さらに，提案手法で導入した高速化手法の有効性について評価を行い，最後に，汎用的なパイプラインに適用可能であるかどうかを検証するため，アーキテクチャのパラメータを変化させた上で提案手法を適用し，マッピング探索の実行時間の比較を行った．その結果，アーキテクチャのような配置や配線制約の厳しいアーキテクチャにおいては，シミュレーテッドアニーリングのようなメタヒューリスティクスアルゴリズムを用いることは困難であり，逆に制約による探索範囲の削減による提案手法が有効であることが示され，コンパイルフローの可用性向上が可能となった．電気通信大学201