Reconfiguration dynamique des FPGA pour une segmentation d'image adaptative et temps réel

Les évolutions des systèmes de communications numériques, notamment dans les domaines du traitement des images, requièrent des algorithmes de plus en plus complexes nécessitant des puissances de calcul au delà des performances des processeurs actuels. Nous montrons que la reconfiguration dynamique des FPGA autorise sur une même architecture matérielle faible coût, l'exécution séquentielle des différents algorithmes constituant une chaîne de segmentation et ceci, sous la contrainte temps réel. Nous discutons les concepts clés d'une architecture performante : synchronisation, couplage mémoires/FPGA, reconfiguration dynamique, modèle informatique

Evaluation d'un algorithme de détection de mouvement par approche markovienne sur composants reconfigurables dynamiquement

Cet article décrit une implantation temps réel sur FPGA reconfigurables dynamiquement d'un algorithme de détection de mouvement basé sur les champs de markov

La Reconfiguration dynamique des FPGA : Que doit-on en attendre ?

Nous discutons brièvement du choix de la technologie pour le traitement des images temps réel (ASIC, FPGA, DSP). Partant du constat que les FPGA sont souvent sous-exploités, nous analysons quantitativement l'amélioration du rendement silicium qui peut être obtenue en exploitant la reconfiguration dynamique. Nous mettons en évidence des limites à son utilisation liées à la puissance de calcul, à l'application envisagée et à la technologie. Finalement nous présentons le cas de l'architecture ARDOISE pour une application de traitement d'images. Nous montrons alors l'intérêt de disposer d'outils de synthèse de haut niveau pour le placement et l'ordonnancement des algorithmes de l'application

Simulation, mise en oeuvre et tests, logiciels et materiels d'un processeur oriente traitement symbolique : PEARLS

SIGLECNRS TD Bordereau / INIST-CNRS - Institut de l'Information Scientifique et TechniqueFRFranc

A Neural Solution for the Level 2 Trigger in Gamma Ray Astronomy

International audienc

Efficient Level 2 Trigger System Based on Artificial Neural Networks

International audienc

Hardware Architecture for Pattern Recognition in Gamma-ray Experiment

International audienc

Réalisation récursive temps réel de filtres RIF : filtre de Canny, filtre gaussien et ses dérivées

Ce papier présente le filtre POAG (Polynomial Approximation Of Gaussian) remplaçant avantageusement les filtres de Canny, les filtres gaussiens et leurs dérivées première et seconde. Bien qu'il soit à réponse impulsionnelle finie, il est réalisable sous forme récursive. Sous cette forme, ses pôles étant situé sur le cercle unité (en limite de stabilité), on montre que cela conduit à une grande simplicité de calculs, à la suppression des mémoires d'images pour le filtrage 2D et à une utilisation possible pour des signaux temps réel à échantillonnage temporel. Sont discutés : la qualité de l'approximation, les conditions de stabilité de l'implantation, ses performances en rapidité par rapport à une convolution classique, et une implantation matérielle pour ASIC ou FPGA

Filtre de Dériche architectures temps réel pour la segmentation multi-résolution

Si le filtre de Deriche est couramment utilisé sous sa forme logicielle, son implantation matérielle temps réel reste un challenge. Dans cet article, nous proposons de résoudre les effets de bords d'image liés à l'implantation récursive, de montrer que des coefficients sur 3 bits sont suffisants en récursif et qu'un filtre RIF à noyau large conduit à des résultats de qualité comparable à l'approche RII pour une complexité moindre, rendant possible la multi-résolution temps réel