Une plateforme pour le raffinement des services d'OS pour les systèmes embarqués

Mémoire numérisé par la Direction des bibliothèques de l'Université de Montréal

Optimisation des mémoires dans le flot de conception des systèmes multiprocesseurs sur puces pour des applications de type multimédia

RÉSUMÉ Les systèmes multiprocesseurs sur puce (MPSoC) constituent l'un des principaux moteurs de la révolution industrielle des semi-conducteurs. Les MPSoCs jouissent d’une popularité grandissante dans le domaine des systèmes embarqués. Leur grande capacité de parallélisation à un très haut niveau d'intégration, en font de bons candidats pour les systèmes et les applications telles que les applications multimédia. La consommation d’énergie, la capacité de calcul et l’espace de conception sont les éléments dont dépendent les performances de ce type d’applications. La mémoire est le facteur clé permettant d’améliorer de façon substantielle leurs performances. Avec l’arrivée des applications multimédias embarquées dans l’industrie, le problème des gains de performances est vital. La masse de données traitées par ces applications requiert une grande capacité de calcul et de mémoire. Dernièrement, de nouveaux modèles de programmation ont fait leur apparition. Ces modèles offrent une programmation de plus haut niveau pour répondre aux besoins croissants des MPSoCs, d’où la nécessité de nouvelles approches d'optimisation et de placement pour les systèmes embarqués et leurs modèles de programmation. La conception niveau système des architectures MPSoCs pour les applications de type multimédia constitue un véritable défi technique. L’objectif général de cette thèse est de relever ce défi en trouvant des solutions. Plus spécifiquement, cette thèse se propose d’introduire le concept d’optimisation mémoire dans le flot de conception niveau système et d’observer leur impact sur différents modèles de programmation utilisés lors de la conception de MPSoCs. Il s’agit, autrement dit, de réaliser l’unification du domaine de la compilation avec celui de la conception niveau système pour une meilleure conception globale. La contribution de cette thèse est de proposer de nouvelles approches pour les techniques d'optimisation mémoire pour la conception MPSoCs avec différents modèles de programmation. Nos travaux de recherche concernent l'intégration des techniques d’optimisation mémoire dans le flot de conception de MPSoCs pour différents types de modèle de programmation. Ces travaux ont été exécutés en collaboration avec STMicroelectronics.----------ABSTRACT Multiprocessor systems-on-chip (MPSoC) are defined as one of the main drivers of the industrial semiconductors revolution. MPSoCs are gaining popularity in the field of embedded systems. Pursuant to their great ability to parallelize at a very high integration level, they are good candidates for systems and applications such as multimedia. Memory is becoming a key player for significant improvements in these applications (i.e. power, performance and area). With the emergence of more embedded multimedia applications in the industry, this issue becomes increasingly vital. The large amount of data manipulated by these applications requires high-capacity calculation and memory. Lately, new programming models have been introduced. These programming models offer a higher programming level to answer the increasing needs of MPSoCs. This leads to the need of new optimization and mapping approaches suitable for embedded systems and their programming models. The overall objective of this research is to find solutions to the challenges of system level design of applications such as multimedia. This entails the development of new approaches and new optimization techniques. The specific objective of this research is to introduce the concept of memory optimization in the system level conception flow and study its impact on different programming models used for MPSoCs’ design. In other words, it is the unification of the compilation and system level design domains. The contribution of this research is to propose new approaches for memory optimization techniques for MPSoCs’ design in different programming models. This thesis relates to the integration of memory optimization to varying programming model types in the MPSoCs conception flow. Our research was done in collaboration with STMicroelectronics

Préface des Champs Elyziens du père Garasse : analyse et annotations du « Portal de Clemence »

Mémoire numérisé par la Direction des bibliothèques de l'Université de Montréal.La plupart des fêtes grandioses qui déplaçaient toute la cour sous Louis XIII furent immortalisées dans de nombreux ouvrages à caractère notamment littéraire. Ces relations dont les jésuites étaient souvent les auteurs et dans lesquelles ils mettaient à profit leur mission apologétique et pédagogique, furent enfouies en grande partie dans des archives. Certaines d'entre erres mériteraient aujourd'hui de faire l'objet d'une édition commentée. Prenons Les Champs Elyziens, ou La Reception du Roy tres-Chrestien Louis XIII, au College de Bourdeaus de la Comp. de Jesus, le huictiesme de novembre 1615. Le P. F. Garasse (1585-1631), jésuite devenu célèbre surtout pour ses pamphlets satyriques, y fixe le souvenir qu'il a gardé du spectacle monté le 8 novembre 1615 dans l’enceinte même du collège de Bordeaux. Ce spectacle en six « stations » auquel le roi est invité à participer, représente à travers toute une symbolique le parcours initiatique qu'il doit suivre pour atteindre le paradis terrestre, les Champs Élyséens. Six vertus royales tracent le chemin et servent de « stations » au roi. Ce texte, tombé pratiquement dans l'oubli depuis trois siècles, est le fruit d’une créativité singulière et d’une érudition certaine. La narration témoigne d'une imagination fertile et se nourrit copieusement des textes de l’Antiquité greco-romaine et des Pères de l’Église. En outre, cette relation attire notre attention sur la question du genre littéraire. Par son caractère d'absorption des différentes formes de discours, ce récit du P. F. Garasse se situe à la frontière de plusieurs genres. L'intertexte des Champs Elyziens renvoie ainsi à la devise, à l’emblème, au chant, au compliment ou encore à la prière et s'insère dans un récit qui est, lui-même, déjà très dense et pluriforme. Il est troué d’arrêts, c'est-à-dire de segments descriptifs et poétiques. Les Champs Elyziens constitue, du reste, un précieux document historique. Ce texte témoigne de la tradition didactique du théâtre jésuite et de la tradition des fêtes de cour héritées de la Renaissance italienne. L'intérêt profond que soulève la relation vient motiver un projet d'édition commentée qui permettra d'établir et de restituer la compréhension du texte et de le rendre accessible aux lecteurs modernes. Pour ce faire, nous envisageons tout d'abord de saisir à l’ordinateur l'introduction et la première station des Champs Elyziens. Puisque l'édition intéressera surtout les universitaires et les spécialistes du XVIIe siècle, la physionomie de la version originale imprimée en 1615 sera respectée. Toutefois, quelques signes typographiques subiront de petites modifications : Les tildes, les agglutinations, les dissimilations et les coquilles feront l'objet d’un rejet ou d'une correction et les passages en latin et les quelques termes grecs seront traduits. Une fois établie, cette partie des Champs Elyziens sera complétée par un commentaire littéraire, historique et philologique. Ce commentaire s'insérera dans une préface d'une quarantaine de pages et dans un appareil de notes. La première partie de la préface comprendra une brève présentation du P. F. Garasse et viendra inscrire le texte dans la tradition des fêtes de cour héritées de la Renaissance italienne et dans la tradition didactique du théâtre jésuite. La préface dressera également un panorama des sources, des œuvres antérieures qui ont inspiré la pensée créatrice du P. F. Garasse. Enfin, la préface se terminera par quelques pistes de lectures qui découleront du travail minutieusement mené sur la première des « stations » du roi, celle du « Portal de Clémence ». Pour ce qui est des annotations, elles seront d'ordre lexical, sémantique et historique. Elles donneront lieu au repérage des citations et à leur rétablissement. Elles permettront aussi de souligner les lieux communs et les affusions du texte. Comme instrument de travail, un index des noms propres sera également fourni à la fin de l'édition. Ce travail qui s'inscrit dans le cadre d'un projet de recherche portant sur les Entrées Royales cherche essentiellement à rendre « cet aimable délire d'imagination érudite » qu'est Les Champs Elyziens disponible à plusieurs lecteurs et à ouvrir, par la même occasion, la voie à de nouvelles recherches, notamment en littérature, en histoire, en philologie et en didactique

Théophile Gautier (poète, poésie, poétique)

CLERMONT FD-BCIU Lettr./Sci.Hum. (631132101) / SudocSudocFranceF

Mild cervical spine trauma showing symptomatic calcified cervical disc herniation in a child: a case report

STUDY DESIGN: A case study was conducted. OBJECTIVE: A child with a previously unknown calcified cervical disc herniation experienced acute myelopathy after minor cervical trauma. SUMMARY AND BACKGROUND DATA: Calcified cervical intervertebral disc herniations are rare in children. Although these herniations typically pursue a benign course and respond to conservative treatment, surgical removal of the disc may become necessary if spinal cord compression becomes symptomatic. METHODS: After a minor traumatic event, a 12-year-old boy with an underlying calcified cervical disc herniation at C3-C4 experienced progressive myelopathy requiring anterior discectomy and intervertebral fusion. RESULTS: After the progression of myelopathy over a 3-week period, an anterior discectomy and fusion with autologous tricortical iliac bone graft was performed at C3-C4. Histologic analysis showed a calcified disc herniation. CONCLUSION: In the presence of a large, calcified cervical disc herniation, mild cervical trauma may result in the onset of severe spastic myelopathy warranting surgical correction

Buffer and register allocation for memory space optimization

International audienceIn today's embedded systems, memory hierarchy is rapidly becoming a major factor in terms of power, performance and area. This is especially true for embedded multimedia applications using temporary multi-dimensional arrays that are typically used to store intermediate results during multimedia processing. In this paper, we propose a new technique that optimizes the use of the cache and the registers. It consists in combining buffer and register allocation to reduce the size of the temporary arrays. Firstly we use the concept of live data to replace each array by a buffer of lower size. Then we replace references to these buffers by registers. The buffer allocation step keeps only useful data in memory and the register allocation step allows taking advantage of data reuse in internal loops. Codes considered in this paper are multimedia applications structured as a sequence of loop nests. The experiments are made on Unix environment and on the StepNP simulator (MPSoC platform of STMicroelctronics). They show that our technique yields significant reduction of the number of data cache and TLB misses