Diseño CMOS de celdas RFIC para aplicaciones de radio sobre fibra RoF

Este trabajo de fin de grado ha consistido principalmente en el diseño y caracterización de mezcladores pasivos en una tecnología CMOS para aplicaciones de radio sobre fibra (RoF) en redes de área doméstica (HAN). El proyecto ha constado de distintas fases. La primera de ellas ha sido el estudio teórico y revisión bibliográfica de los mezcladores pasivos y filtros polifase como elementos principales en transceptores integrados de radio frecuencia (RF), para ello ha sido necesario comprender el procesado de la señal en toda la cadena del front-end. Una vez elegidas las topologías de los mezcladores, se ha realizado un análisis exhaustivo del comportamiento en cuanto a sus parámetros más importantes, con las limitaciones propias de la tecnología de fabricación escogida (CMOS 65 nm 1.2V), y a partir de ellos elegir la topología óptima para el diseño del bloque mínimo que forma el mezclador. La siguiente fase se centra en el desarrollo de mezcladores I-Q, caracterizando completamente la topología escogida y las alternativas que mejoran en algún aspecto a la propuesta, centrándose principalmente en el Image Rejection Ratio (IRR) como uno de los parámetros más importantes de estas estructuras y una de las especificaciones más difíciles de cumplir. Para ello se realizan análisis de mismatch y de variaciones de proceso mediante el análisis de Montecarlo. La última fase ha consistido en realizar el diseño físico o layout, aplicando las técnicas de diseño apropiadas en función de los resultados previos, y obteniendo los resultados extraídos del post layout para realizar una comparativa entre el diseño ideal y el obtenido. Mediante estas actividades se ha conseguido la adquisición de competencias y habilidades en el uso de herramientas específicas de diseño y simulación de circuitos integrados de radiofrecuencia (RFIC) en tecnologías CMOS nanométricas

DISEÑO Y OPTIMIZACIÓN DE AMPLIFICADORES DE BAJO RUIDO DE BANDA ANCHA CON REALCE DE TRANSCONDUCTANCIA EN TECNOLOGÍA NANO-CMOS

Este trabajo comienza con un estudio teórico de las especificaciones requeridas en un amplificador de bajo ruido, de las que se deducen las topologías posibles para conseguir sistemas de calidad. Posteriormente, se lleva a cabo una revisión de dichas topologías analizando sus virtudes e inconvenientes, a través de la cual se concluye en usar una etapa puerta común sin inductancias por sus ventajas en el periodo de fabricación.Al ser necesario usar técnicas de reducción de ruido de la etapa para cumplir tan exigentes especificaciones como la figura de ruido, se opta por usar la técnica de realce de transconductancia que, si bien mejora notablemente el sistema, supone añadir una etapa adicional cuyos valores dependen de la etapa principal y viceversa.Por ello se decide modelar el amplificador de realce de transconductancia con el que manejar de forma sencilla las variables del sistema tales como el ruido o la dependencia frecuencial y así estudiar sus efectos y limitaciones, así como las especificaciones que deben cumplirse para el óptimo funcionamiento de la etapa.Finalmente, se diseñan dos etapas amplificadoras inversoras diferentes con las que sustituir el modelo verificando su buen rango de trabajo y su potencial aplicación en la primera fase del diseño de amplificadores de bajo ruido en banda ancha.<br /

Diseño y caracterización de un amplificador de bajo ruido para banda X en tecnología CMOS 65 nm

Esta contribución presenta el estado actual de un trabajo fin de grado (TFG), el cual consiste en el diseño de un amplificador de bajo ruido (LNA) en tecnología CMOS 65 nm para su implementación en antenas matriciales en banda X (8 GHz). A tal fin, se emplean herramientas estadísticas que evalúen las variaciones introducidas por cambios de temperatura, alteraciones en el voltaje de alimentación o aquellas inherentes al proceso de fabricación CMOS. Comprobamos que estas no modifican de manera significativa el funcionamiento de cada LNA ni producen diferencias entre ellos relevantes que repercutan en la correcta operación de la antena en conjunto

Aprovechamiento de terminales satélite analógicos de media capacidad para su empleo en enlaces IP tácticos

Este trabajo persigue investigar la viabilidad de uso de terminales satélite militares (Asturias/B) disponibles en la unidad que hoy día no están siendo aprovechados debido a la obsolescencia de la infraestructura en la que operan.El objetivo es descubrir si estos satélites analógicos son capaces de realizar un enlace intrateatro entre un terminal satélite Asturias de División (Asturias/D) y de Brigada (Asturias/B) mediante su trama RBA iperizada (trabajo mediante el protocolo IP).<br /

Diseño monolítico de amplificadores de bajo ruido con inductores en tecnología CMOS nanométrica en banda K.

La nueva generación de comunicaciones móviles (5G) se va a implementar en la banda de frecuencias FR2 (24-30GHz). Gracias a su gran ancho de banda se va a conseguir alcanzar una gran velocidad de transmisión de datos, pero necesitamos que nuestros bloques transmisores y receptores funcionen en estas exigentes frecuencias. Este trabajo presenta los resultados de simulación obtenidos por cuatro arquitecturas de LNA convencionales, diseñadas en tecnología CMOS de 65nm, con el fin de estudiar su capacidad para alcanzar la banda FR2. Para ello, se evalúan las arquitecturas de fuente común y cascode, ambas con carga resistiva e inductiva, incluyendo las redes de adaptación de entrada y salida necesarias formadas por inductores.Tras realizar análisis de ruido, parámetros S, estabilidad, linealidad y consumo en las distintas arquitecturas, aumentando la frecuencia gradualmente hasta llegar a la banda FR2, se encuentra que la arquitectura de cascode con carga inductiva es una fuerte candidata a LNA en la banda FR2. En dicha banda, esta arquitectura alcanza una ganancia de 14dB y una figura de ruido de 1.4dB.En este último diseño se realizan también análisis de Montecarlo para cuantizar los efectos producidos durante el proceso de fabricación, así como análisis variando la temperatura y el voltaje de alimentación para simular situaciones reales de funcionamiento, comprobando el buen funcionamiento del LNA en el rango de temperaturas industrial con variaciones de 0.2V en el voltaje de alimentación.<br /

CMOS receiver design for gigabit short-range optical communications

Las comunicaciones ópticas han supuesto un antes y un después para las transmisiones de larga distancia. La ventana electromagnética proporcionada por las fibras ópticas, cuyas pérdidas son varios ordenes de magnitud menor que para los cables de cobre, permite una velocidad de transmisión a través de grandes distancias que solo es alcanzable con esta tecnología. Además de aplicaciones de larga distancia, las comunicaciones ópticas empiezan a ser una opción viable para redes de corto alcance. Una combinación de bajo coste para el canal de transmisión y los dispositivos electrónicos es la condición fundamental para la viabilidad del sistema. En consecuencia, la fibra óptica de plástico y la tecnología microelectrónica CMOS se convierten en la opción predilecta. Además de su menor coste de fabricación, la fibra óptica de plástico conlleva una mayor facilidad para la instalación, debido al mayor diámetro de su núcleo, y es compatible con emisores y detectores de luz integrados en tecnología CMOS submicrónica. Dicha tecnología ofrece un coste de fabricación reducido gracias a su uso masivo en la electrónica digital, mientras que su frecuencia máxima de operación es compatible con transmisiones multi-gigabit. Esta tesis se centra en el diseño de un receptor óptico integrado en tecnología CMOS con un fotodiodo externo. Las características fundamentales a optimizar son la velocidad, determinada por la tasa de información transmitida, la sensibilidad, relacionada con el ruido electrónico del propio receptor, y el rango dinámico de entrada, dado por el cociente entre la máxima y la mínima amplitud de señal adecuadamente procesada. Así, se han implementado diferentes soluciones en tecnologías CMOS de 180 y 90 nm, caracterizando y desarrollando cada uno de los tres bloques fundamentales que constituyen el receptor óptico: el amplificador de transimpedancia, encargado de transformar la corriente proporcionada por el fotodiodo en un voltaje, el post-amplificador, el cual ofrece una salida con la suficiente amplitud para una correcta discriminación entre los niveles lógicos digitales, y un ecualizador adaptativo, cuya respuesta frecuencial es complementaria a la de la fibra independientemente de su longitud, alcanzando velocidades de transmisión gigabit. Como conclusión final cabe destacar el potencial de los sistemas basados en fibra óptica de plástico y tecnología CMOS submicrónica, contenido abordado en la última configuración implementada, para dotar al usuario final de un salto considerable de velocidad comparado con los sistemas eléctricos, además de la total confidencialidad de la información gracias a la inmunidad a la interferencia electromagnética. En todos los temas tratados se plantea una discusión crítica de los resultados obtenidos, resultados que en su totalidad han sido verificados experimentalmente y demuestran la viabilidad de las propuestas presentadas