Análise do Tráfego Interno em uma Rede-em-Chip por meio de Simulação

O RedScarf é um ambiente de simulação para avaliação de desempenho de Redes-em-Chip para exploração do seu espaço de projeto. Apesar da série de recursos oferecidos, o RedScarf ainda carecia de meios para analisar o tráfego interno da rede, dificultando a identificação de pontos de congestionamento. Nesse contexto, este trabalho busca caracterizar o tráfego interno da rede e identificar seus pontos de congestionamento. Para isso, foram implementados monitores nos enlaces da rede, suas informações geradas foram extraídas e representadas em forma de mapas textuais, que podem ser utilizados para avaliar o tráfego entre os roteadores da rede e identificar os pontos de congestionamento para diferentes configurações de seus parâmetros de projeto

Mecanismo de Verificação de Integridade de Software Baseado em BIOS UEFI

This paper describes the proposal for a verification mechanism that takes advantage of UEFI BIOS resources to attest the integrity of the software of embedded systems used in IoT. This mechanism is composed by an integrity verification application called AVIS UEFI, which is executed in the Pre-Boot Applications phase and uses digital signature and keys stored in cryptographic devices to verify if the software has been tampered with. According to the result of the verification, the system is initialized or shut down. The next steps of this work will be to finalize the implementation of the prototype, present and evaluate the test results to show its applicability in a real scenario

Análise de Alternativas de Integração do Processador LEON3 em Sistemas Embarcados

O processador LEON3 consiste de um softcore originalmente desenvolvido pela Agência Espacial Europeia (ESA) para uso em aplicações espaciais. Atualmente faz parte da biblioteca de IPs GRLIB mantida pela empresa Cobham Gaisler. Além dos IPs disponíveis nessa biblioteca, é possibilitada a incorporação de componentes customizados. A integração entre os componentes no sistema é realizada com o uso do barramento AMBA 2.0, desenvolvido pela ARM, utilizando o protocolo AHB para os núcleos de alto desempenho e o protocolo APB para periféricos. No entanto, o barramento não atende aos requisitos de comunicação dos futuros sistemas integrados, sendo consenso da literatura a adoção de estruturas de maior escalabilidade, como as redes-em-chip. Este artigo descreve os estudos feitos sobre a comunicação do processador LEON3, analisa a implementação de diferentes arquiteturas e as adaptações necessárias para a integração em uma rede-em-chip

Um Estudo sobre Tecnologias para o Desenvolvimento de Soluc¸ ˜oes para o Aux´ılio a Idosos e Pessoas com Deficiˆencia e Doenc¸as Crˆonicas

Resumo Certain diseases or even the advancement of agecan cause problems such as social isolation and a sedentarylifestyle, and technology can aid in increasing the qualityof life for people with difficulties or disabilities from healthor age-correlated problems. The growth in the use of voiceassistants has enabled the development of new applicationsand services based on Internet of Things (IoT) devices. Thiswork evaluates the methods and technologies available forintegrating IoT devices with Amazon Alexa and presents anexperiment integrating a smart sensor with Alexa that allowsthe user to obtain the temperature and humidity of a remoteenvironment through a voice command. This architecture willbe the basis for the development of future applications ofassistive technologies

Produção de Material Instrucional para o Ambiente de Simulação RedScarf

O RedScarf é um ambiente de simulação com ênfase na avaliação de desempenho de Rede-em-Chip para exploração do espaço do seu projeto. A documentação original do simulador estava limitada ao manual de usuário, escrito em português. Com o objetivo de ampliar o seu uso em outras instituições do Brasil e do exterior, neste trabalho, foi feita a revisão da documentação existente, a tradução para o idioma inglês e a sua integração à ferramenta. Além disso, o material instrucional baseado na ferramenta foi revisado e ampliado, o qual foi aplicado em sala de aula. Neste artigo, são apresentados, os métodos e as tecnologias aplicadas, o material produzido e os resultados obtidos

Aplicação de Grupo Focal para Avaliação da Utilização de uma Família de Processadores Simplificados em uma Disciplina de Compiladores

Este artigo descreve uma técnica qualitativa de pesquisa conhecida como grupo focal. O grupo focal proporcionou um momento para os alunos de uma disciplina de Compiladores discutirem suas opiniões quanto as suas experiências de percepção e aceitação de uma nova prática pedagógica. Essa prática utiliza uma família de processadores simplificados e permite demonstrar todas as fases de construção de um compilador, seguindo uma abordagem na qual se define a arquitetura da linguagem alvo para então se definirem os aspectos sintáticos e léxicos de um compilador. Os alunos demonstraram satisfação com a prática adotada, especialmente quanto a simplicidade da arquitetura do processador adotado, o que colaborou para a realização das atividades realizadas durante o curso

Maximizing the Inner Resilience of a Network-on-Chip through Router Controllers Design

Reducing component size and increasing the operating frequency of integrated circuits makes the Systems-on-Chip (SoCs) more susceptible to faults. Faults can cause errors, and errors can be propagated and lead to a system failure. SoCs employing many cores rely on a Network-on-Chip (NoC) as the interconnect architecture. In this context, this study explores alternatives to implement the flow regulation, routing, and arbitration controllers of an NoC router aiming at minimizing error propagation. For this purpose, a router with Finite-State Machine (FSM)-based controllers was developed targeting low use of logical resources and design flexibility for implementation in FPGA devices. We elaborated and compared the synthesis and simulation results of architectures that vary their controllers on Moore and Mealy FSMs, as well as the Triple Modular Redundancy (TMR) hardening application. Experimental results showed that the routing controller was the most critical one and that migrating a Moore to a Mealy controller offered a lower error propagation rate and higher performance than the application of TMR. We intended to use the proposed router architecture to integrate cores in a fault-tolerant NoC-based system for data processing in harsh environments, such as in space applications

Análise Comparativa do Custo e do Desempenho de um Algoritmo de Criptografia para Sistemas Embarcados Explorando o Particionamento Hardware/Software

Técnicas de criptografia implicam em um sobrecusto quando aplicadas em grandes fluxos de comunicação ou estruturas de dados. Dessa forma, este projeto apresenta o desenvolvimento e análise de custo e desempenho da técnica de criptografia SIMON. A técnica foi implementada em FPGA abordando diferentes plataformas. O mesmo algoritmo foi implementado em software, hardware e em uma abordagem hardware-software. Os resultados obtidos mostram que o cenário totalmente em hardware necessita de mais recursos em silício do que as soluções totalmente em software e particionada. No entanto, apresentou uma menor latência e melhor eficiência energética

Hybrid Impedance-Admittance Control for Upper Limb Exoskeleton Using Electromyography

Exoskeletons are wearable mobile robots that combine various technologies to enable limb movement with greater strength and endurance, being used in several application areas, such as industry and medicine. In this context, this paper presents the development of a hybrid control method for exoskeletons, combining admission and impedance control based on electromyographic input signals. A proof of concept of a robotic arm with two degrees of freedom, mimicking the functions of a human’s upper limb, was built to evaluate the proposed control system. Through tests that measured the discrepancy between the angles of the human joint and the joint of the exoskeleton, it was possible to determine that the system remained within an acceptable error range. The average error is lower than 4.3%, and the robotic arm manages to mimic the movements of the upper limbs of a human in real-time