An efficient identity based signcryption scheme based on pairing

In this thesis, we propose a new ID-based signcryption scheme based on pairing. Our scheme is more efficient than the schemes provided by Nalla- Reddy and Malon Lee. We also discuss the security of our scheme which is based on the hardness of bilinear Diffie-Hellman problem. Finally, we give a security model and sketch how to show the provable security in this model.;이 논문에서는 Weil pairing을 이용한 ID-based signcryption scheme에 대하여 공부한다. 그리고 기존에 알려진 scheme과 비교 하여 효율성이 뛰어나고 안전성도 보장되는 scheme을 제시하고자 한다. 마지막으로 논문이 완성되기까지 지도를 도와주신 이향숙 교수님과 같은 전공 영란 언니께 감사를 표하그, 대학원 동기생인 정민. 연진. 희선에게도 고마움을 표한다.CONTENTS = ⅰ 1. Introduction = 1 2. Preliminaries = 3 3. ID-based cryptosystems = 11 4. Signcryption scheme = 14 5. ID-based signcryption schemes = 18 6. A new ID-based signcryption scheme = 22 7. The analysis of our scheme = 24 References = 3

고출력 응용을 위한 AlGaN/GaN MIS-HEMT에 대한 연구

학위논문 (석사)-- 서울대학교 대학원 : 전기·컴퓨터공학부, 2012. 2. 서광석.The GaN High Electron Mobility Transistors (HEMTs) have high breakdown voltage, because GaN is wide bandgap material. Therefore GaN HEMTs are one of many promising candidates for the next generation high power devices. In this thesis, AlGaN/GaN HEMTs and gate recessed enhancement mode AlGaN/GaN MIS-HEMTs were studied for high power applications. High off-state breakdown voltage and low on resistance are strongly required for high power applications of GaN HEMTs, therefore minimization of ohmic contact resistance must be performed. To obtain high off-state breakdown voltage (1200V), various structures such as gate field plate, drain field plate, floating gate, and schottky drain were studied. For gate recessed enhancement mode MIS-HEMTs, high quality silicon nitride thin film, and low damage gate recess processes were required. To obtain high quality silicon nitride thin film, MIS first process was developed. Various experiments such as wet treatment, thermal treatment and R.I split were performed to improve dielectric's hysteresis and leakage characteristics. Low damage gate recess process was also developed using Remote ICP-RIE. This process has no dead time, linearity, and controllability issues. Applying these unit processes to main fabrication process, gate recessed enhancement mode MIS-HEMTs were successfully fabricated - unit devices and large size power devices were fabricated. In the case of unit devices, gate field plate and source field plate structures were applied to fabricate devices. When gate length, gate width, gate to drain length, first gate field plate length and source field plate length of fabricated devices were 2um, 100um, 15um, 3um and 7um, the devices had best performances. Threshold by extrapolation, maximum trans-conductance, maximum drain current and off-state breakdown of these fabricated devices were 3.88V, 35.5mS/mm, 370mA/mm, and 628V respectively. In the case of multi-finger large size devices, gate field plate structure was applied to fabricate devices. Gate length, gate to drain length, first gate field plate length, second gate field plate length, unit finger width, the number of fingers and total gate width of fabricated devices were 2um, 15um, 2um, 3um, 500um, 7 fingers and 3.5mm respectively. Threshold by extrapolation, maximum drain current and off-state breakdown of these fabricated devices were 2.63, 1.077A and 540V respectively.AlGaN/GaN HEMT는 GaN가 넓은 밴드갭을 가지는 물질이기 때문에 높은 항복 전압을 가진다. 이러한 이유로 AlGaN/GaN HEMT는 다음 세대 고출력 소자의 전도유망한 후보 중 하나이다. 본 논문에서는 고출력 소자의 응용을 위한 AlGaN/GaN HEMT와 gate recessed enhancement mode AlGaN/GaN MIS-HEMT에 대한 연구를 진행하였다. 고출력 응용을 위한 파워 반도체는 높은 항복 전압과 낮은 온 저항을 가져야 한다. 이에 따라 본 논문에서는 AlGaN/GaN HEMT의 ohmic contact resistance를 최소화하는 조건을 확립하였다. 또한 높은 항복전압을 위해 gate field plate 구조를 도입하고 최적화 하였으며 drain field plate, floating gate, schottky drain 등과 같은 다양한 시도를 통하여 1200V급의 고출력 AlGaN/GaN HEMT 소자를 제작하였다. Gate recessed enhancement mode AlGaN/GaN MIS-HEMT의 구현을 위해서 고품질의 silicon nitride 박막과 low damage gate recess 공정에 대한 연구를 진행하였다. 고품질의 silicon nitride 박막을 얻기 위해 MIS first 공정을 개발하였으며 silicon nitride와 GaN 간의 계면 특성을 우수하게 하고 막질을 dense하게 만들며 dielectric 특성을 좋게 하기 위해 다양한 wet treatment, 열처리, R.I 변화에 따른 실험을 진행하였다. 또한 low damage gate etching을 구현하기 위해 플라즈마가 발생하는 지역과 etching되는 지역이 분리되어 있는 Remote ICP-RIE를 사용하였으며 낮은 self bias를 가지고 dead time이 없으며 linear하게 etching되고 좋은 controllability와 좋은 roughness를 가지는 etching 공정을 개발하였다. 이러한 단위 공정들을 적용하여 실제 전체 공정을 확립하였으며 gate recessed enhancement mode AlGaN/GaN MIS-HEMT를 성공적으로 제작할 수 있었다. 제작된 소자는 단위 소자와 큰 소자이다. 단위 소자의 경우, gate field plate와 source field plate를 적용하여 소자를 제작하였으며 gate length 2um, gate width 100um, gate to drain length 15um, first gate field plate 3um, source field plate 7um device에서 3.88V의 문턱전압, 35.5mS/mm의 최대 gm, 370mA/mm의 최대 drain 전류, 628V의 항복 전압을 가졌다. 또한 큰 소자의 경우는 gate length, gate to drain length, first gate field plate length, second gate field plate length, unit finger width, finger 개수, total gate width 가 각각 2um, 15um, 2um, 3um, 500um, 7 fingers, 3.5mm 일 때 2.63V의 문턱전압을 가졌으며 최대 drain 전류 1.077A, 항복전압 540V를 가졌다.Maste