БЫСТРОЕ ПРОТОТИПИРОВАНИЕ ВСТРАИВАЕМЫХ ПРОГРАММИРУЕМЫХ СИСТЕМ НА ПЛИС ДЛЯ МУЛЬТИМЕДИЙНЫХ ПРИЛОЖЕНИЙ

This paper illustrates rapid prototyping method applied for mobile multimedia systems with L2L (lossless-to-lossy) compression scheme. Debug module Xilinx ML-401 based on the FPGA (Filed Programmable Gate Array) is taken as the basis. Microblaze soft-processor is used as the main control unit. Proposed DCT-IDCT cores are developed using VHDL hardware description language as FSL (Fast Simples Link) coprocessors for Microblaze or standalone PLB (Processor Logical Bus) acceleration peripheral. Result of image processing is displayed on the screen connected via VGA interface. Proposed recursive architecture of DCT-IDCT core can be used as a basis of L2L coder.Рассматривается процесс быстрого прототипирования мобильных мультимедийных систем трансформационного кодирования изображений по схеме L2L (lossless-to-lossy): сжатие и восстановление изображения как без потерь, так и с контролируемым внесением артефактов. За основу берется отладочный модуль Xilinx ML-401, в качестве основного управляющего ядра используется встроенный софт-процессор MicroBlaze. Процессоры дискретного косинусного преобразования (ДКП) представляются в виде модулей на языке описания аппаратуры VHDL, которые подключаются к софт-процессору MicroBlaze в виде сопроцессора, результат обработки изображений выводится через VGA-интерфейс на экран монитора. Предлагается архитектура рекурсивного процессора вычисления ДКП – обратного ДКП, которая может рассматриваться как базовая при построении кодеров класса L2L

Rapid Prototyping of Field Programmable Gate Array-Based Discrete Cosine Transform Approximations

A method for the rapid design of field programmable gate array (FPGA)-based discrete cosine transform (DCT) approximations is presented that can be used to control the coding gain, mean square error (MSE), quantization noise, hardware cost, and power consumption by optimizing the coefficient values and datapath wordlengths. Previous DCT design methods can only control the quality of the DCT approximation and estimates of the hardware cost by optimizing the coefficient values. It is shown that it is possible to rapidly prototype FPGA-based DCT approximations with near optimal coding gains that satisfy the MSE, hardware cost, quantization noise, and power consumption specifications