Paketverarbeitende Systeme – Algorithmen und Architekturen für hohe Verarbeitungsgeschwindigkeiten

Paketverarbeitende Systeme basieren auf zwei wichtigen Bereichen: der eigentlichen Paketverarbeitung und der Paketklassifizierung. Zur Optimierung der Paketverarbeitung wurde eine FPGA-basierte Architektur für funktionale Module entwickelt, auf deren Basis verschiedene Funktionen für den Einsatz im Teilnehmerzugangsnetzwerk realisiert wurden. Hash-basierte Klassifizierungsalgorithmen und –architekturen sind grundsätzlich für die Paketklassifizierung geeignet. Zur Optimierung dieser Klasse von Algorithmen wurde eine evolvierbare Hashfunktionsarchitektur entwickelt.Packet processing systems base on two important areas: ultimate packet and packet classification. For optimization of packet processing an FPGA-based architecture for functional modules has been developed. For application in Access Network, different functional modules have been developed. Hash-based classification algorithms and architectures are appropriate for fast packet classification. For optimization of this class of algorithms, an evolvable architecture for hash functions has been developed

Architekturen für Ethernet-basierte Teilnehmerzugangsnetzwerke und deren Umsetzung in Hardware

Die zunehmende Komplexität makroskopischer Telekommunikationsnetze und mikroskopischer On-Chip-Kommunikationsstrukturen resultiert in zahlreichen Problemen, z.B. bzgl. Sicherheit und Skalierbarkeit. Diese Arbeit stellt einerseits verschiedene Mechanismen für Ethernet-basierte Internet-Teilnehmerzugangsnetze vor. Andererseits wurde eine Network-on-Chip-basierte Kommunikationsstruktur entwickelt, welche in System-on-Chip-Hardwaresystemen zur performanten und skalierbaren Datenverarbeitung genutzt wird. Alle Ansätze werden als voll funktionsfähige Prototypen auf FPGA-Basis präsentiert