Fast Inner Product Computation on Short Buses

We propose a VLSI inner product processor architecture involving broadcasting only over short buses (containing less than 64 switches). The architecture leads to an efficient algorithm for the inner product computation. Specifically, it takes 13 broadcasts, each over less than 64 switches, plus 2 carry-save additions (tcsa) and 2 carry-lookahead additions (tcla) to compute the inner product of two arrays of N = 29 elements, each consisting of m = 64 bits. Using the same order of VLSI area, our algorithm runs faster than the best known fast inner product algorithm of Smith and Torng [ Design of a fast inner product processor, Proceedings of IEEE 7th Symposium on Computer Arithmetic (1985)], which takes about 28 tcsa + tcla for the computation

Xeon Phi를 활용한 병렬 프로그래밍

학위논문 (석사)-- 서울대학교 대학원 : 전기·컴퓨터공학부, 2015. 8. 윤성로.본 논문은 Intel의 병렬연산을 위한 보조 프로세싱 장치(Co-Processor)인 Xeon Phi를 이용한 가속화 알고리즘 설계 및 구현상 주요 이슈와 Xeon Phi로 구현 가능한 병렬화 모델을 제시한다. 효과적인 병렬프로그래밍을 위해서는 사용하고자하는 가속기의 구조적인 특징과 프로그래밍 모델에 대하여 개발자가 구체적인 이해를 할 필요가 있다. 그리고 가속기로 구현이 가능한 병렬화 모델을 파악하여 대상 어플리케이션에 효과적인 적용을 하여야한다. 따라서 본 논문은 먼저 효과적인 프로그래밍을 위해 알아두어야 할 Xeon Phi의 구조적 특징, 프로그래밍 모델을 설명한다. 더불어 프로그래머 관점에서 GPGPU (General-Purpose computing on Graphics Processing Units)와의 차이도 언급하여 이미 GPGPU에 익숙해진 개발자도 Xeon Phi에 쉽게 적응할 수 있도록 하였다. 다음으로 Xeon Phi로 구현할 수 있는 병렬화 모델을 정의하고 구체적인 사례와 함께 제시한다. 기존에 멀티코어 CPU (Central Processing Unit)를 위해 구현이 되었던 Strassen-Winograd 알고리즘과 SHRINK (SHaRed-memory SLINK)알고리즘에 Xeon Phi를 적용하여 구현한 뒤 실험을 통해 가속화 효과를 보였고, 이를 통해 Xeon Phi는 GPGPU와 동일한 형태의 병렬화 모델을 구현할 수 있을 뿐 아니라 GPGPU로는 효과적으로 구현하기 힘든 병렬화 모델도 구현할 수 있음을 확인하였다. 이러한 구체적인 사례와 함께 본 논문에 소개되지 않은 어플리케이션에도 가속화를 위해 적용할 수 있는 두 가지 병렬화 모델을 정의해 개발자가 주어진 어플리케이션의 성능 향상을 위해 효과적으로 Xeon Phi를 적용할 수 있도록 하였다.제 1 장 서 론 1 제 2 장 Xeon Phi 소개 3 제 1 절 개요 및 등장 배경 3 제 2 절 구조적 특징 5 제 3 절 프로그래밍 모델 9 제 4 절 GPGPU 대비 특징 11 제 3 장 Xeon Phi를 통한 가속화 15 제 1 절 Simple 모델 가속화 17 1. Strassen-Winograd 알고리즘 소개 18 2. 알고리즘 가속화 20 3. Xeon Phi의 적용 21 제 2 절 Complex 모델 가속화 22 1. SHRINK (SHaRed-memory SLINK) 알고리즘 소개 23 2. Xeon Phi의 적용 25 3. Hybrid SHRINK 26 제 4 장 실 험 29 제 1 절 Strassen-Winograd 알고리즘 가속화 29 1. 실험 환경 29 2. 실험 결과 30 제 2 절 SHRINK 알고리즘 가속화 33 1. 실험 환경 33 2. 실험 결과 34 제 4 장 결 론 38 참고문헌 40 Abstract 47Maste

Ultra high-speed transaxial image reconstruction of the heart, lungs, and circulation via numerical approximation methods and optimized processor architecture

A high temporal resolution scanning multiaxial tomography unit, the Dynamic Spatial Reconstructor (DSR), presently under development will be capable of recording multiangular X-ray projection data of sufficient axial range to reconstruct a cylindrical volume consisting of up to 240 contiguous 1-mm thick cross sections encompassing the intact thorax. At repetition rates of up to 60 sets of cross sections per second, the DSR will thus record projection data sufficient to reconstruct as many as 14 400 cross-sectional images during each second of operation. Use of this system in a clinical setting will be dependent upon the development of software and hardware techniques for carrying out X-ray reconstructions at the rate of hundreds of cross sections per second. A conceptual design, with several variations, is proposed for a special purpose hardware reconstruction processor capable of completing a single cross section reconstruction within 1 to 2 msec. In addition, it is suggested that the amount of computation required to execute the filtered back-projection algorithm may be decreased significantly by the utilization of approximation equations, formulated as recursions, for the generation of internal constants required by the algorithm. The effects on reconstructed image quality of several different approximation methods are investigated by reconstruction of density projections generated from a mathematically simulated model of the human thorax, assuming the same source-detector geometry and X-ray flux density as will be employed by the DSR. These studies have indicated that the prudent application of numerical approximations for the generation of internal constants will not cause significant degradation in reconstructed image quality and will in fact require substantially less auxiliary memory and computational capacity than required by direct execution of mathematically exact formulations of the reconstruction algorithm.Peer Reviewedhttp://deepblue.lib.umich.edu/bitstream/2027.42/23631/1/0000595.pd

Proceedings of the Second Caltech Conference on Very Large Scale Integration, held at the California Institute of Technology 19-21 January, 1981 ; Organized by the Caltech Computer Science Department and the Caltech Industrial Associates Office, and sponsored by Caltech Industrial Associates and the National Science Foundation

[none