High-Density Solid-State Memory Devices and Technologies

This Special Issue aims to examine high-density solid-state memory devices and technologies from various standpoints in an attempt to foster their continuous success in the future. Considering that broadening of the range of applications will likely offer different types of solid-state memories their chance in the spotlight, the Special Issue is not focused on a specific storage solution but rather embraces all the most relevant solid-state memory devices and technologies currently on stage. Even the subjects dealt with in this Special Issue are widespread, ranging from process and design issues/innovations to the experimental and theoretical analysis of the operation and from the performance and reliability of memory devices and arrays to the exploitation of solid-state memories to pursue new computing paradigms

Kupari-tina mikroliitosten karakterisointimenetelmät

The microelectronics industry constantly aspires to shrink the device features. At the package level, this implies a decrease in the interconnect size leading to small volume interconnections that are commonly called micro-connects. Smaller material volumes may give rise to new reliability challenges, such as open circuits, due to Kirkendall voiding. The root cause(s) for Kirkendall voiding is not yet clear and the methods for characterization are still varied. This thesis reviews techniques to characterize the microstructure and impurities in Cu-Sn micro-connects. The evaluated techniques are Auger Electron Spectroscopy (AES), Electron Energy Loss Spectroscopy (EELS), Energy-Dispersive X-Ray Spectroscopy (EDX), X-Ray Spectroscopy (XPS), Secondary Ion Mass Spectrometry (SIMS), Rutherford Backscattering Spectrometry (RBS), Elastic Recoil Detection Analysis (EELS), Transmission Electron Microscopy (TEM), Focused Ion Beam (FIB), and Scanning Acoustic Microscopy (SAM). From the reviewed techniques, EDX, FIB, SAM, and TEM are used in the experimental section. For the first time, impurities are measured directly inside Kirkendall voids. It was discovered that the Kirkendall voids in annealed Cu-Sn samples contained a significant amount of chlorine and oxygen. The ASTM grain size counting method was applied to FIB-polished samples. It was observed that the grain size did not increase by annealing at 150 ◦C. Furthermore, for the first time, GHz-SAM was used to characterize Kirkendall voids. The technique is promising but it is still affected by the low lateral resolution.Mikroelektroniikkateollisuus pyrkii jatkuvasti pienentämään laitekokoa. Paketointitasolla tämä tarkoittaa sitä, että sirujen välisten liitosten kokoluokka on siirtymässä kohti mikroliitoksia, jotka saattavat aiheuttaa uusia luotettavuusongelmia. Kirkendall-aukot ovat yksi syy kyseisiin luotettavuusongelmiin ja aukkojen alkuperä on vielä tuntematon. Sen lisäksi, mikroliitosten ja Kirkendall aukkojen karakterisointiin käytetään toisistaan poikkeavia menetelmiä eikä sopivista metodeista ole vielä yhteisymmärrystä. Tämä diplomityö tarkastelee kupari-tina mikroliitoksien mikrorakenteen ja epäpuhtauksien analysointiin käytettyjä menetelmiä. Tarkasteltavat menetelmät ovat Auger elektronispektroskopia (AES), epäelastinen elektronisironta (EELS), energiadispersiivinen röntgenspektroskopia (EDX), röntgenfotoelektronispektroskopia (XPS), sekundääri ionimassaspektroskopia (SIMS), Rutherford-takaisinsirontaspektroskopia (RBS), rekyylispektrometria (ERDA), läpäisyelektronimikroskopia (TEM), keskitetty ionisuihku (FIB) ja akustinen mikroskopia (SAM). Esitellyistä menetelmistä kokeellisessa osiossa käytettiin EDX:ää, FIB:ä, SAM:a ja (S)TEM:ä. Tässä diplomityössä on mitattu ensimmäistä kertaa epäpuhtauksia Kirkendall-aukkojen sisältä. Mittauksista saatiin selville, että hehkutettujen kupari-tina -näytteiden Kirkendall-aukot sisälsivät huomattavan määrän happea ja klooria. Raekokoa tarkasteltiin kiillottamalla näytteet FIB:llä ja soveltamalla ASTM:n raekoko -standardia. Työssä huomattiin, että raekoko ei kasvanut, jos näytteitä hehkutettiin 150 ◦C lämpötilassa. Tämä on myös ensimmäinen kerta, kun GHzSAM:a on käytetty Kirkendall-aukkojen tutkimiseen. Tulokset olivat lupaavia, mutta menetelmän alhainen sivuttaissuuntainen resoluutio on vielä rajoittava tekijä

Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D

Dans cette thèse, nous étudions les architectures 3D NoC grâce à des implémentations de conception physiques en utilisant la technologie 3D réel mis en oeuvre dans l'industrie. Sur la base des listes d'interconnexions en déroute, nous procédons à l'analyse des performances d'évaluer le bénéfice de l'architecture 3D par rapport à sa mise en oeuvre 2D. Sur la base du flot de conception 3D proposé en se concentrant sur la vérification temporelle tirant parti de l'avantage du retard négligeable de la structure de microbilles pour les connexions verticales, nous avons mené techniques de partitionnement de NoC 3D basé sur l'architecture MPSoC y compris empilement homogène et hétérogène en utilisant Tezzaron 3D IC technlogy. Conception et mise en oeuvre de compromis dans les deux méthodes de partitionnement est étudiée pour avoir un meilleur aperçu sur l'architecture 3D de sorte qu'il peut être exploitée pour des performances optimales. En utilisant l'approche 3D homogène empilage, NoC topologies est explorée afin d'identifier la meilleure topologie entre la topologie 2D et 3D pour la mise en œuvre MPSoC 3D sous l'hypothèse que les chemins critiques est fondée sur les liens inter-routeur. Les explorations architecturales ont également examiné les différentes technologies de traitement. mettant en évidence l'effet de la technologie des procédés à la performance d'architecture 3D en particulier pour l'interconnexion dominant du design. En outre, nous avons effectué hétérogène 3D d'empilage pour la mise en oeuvre MPSoC avec l'approche GALS de style et présenté plusieurs analyses de conception physiques connexes concernant la conception 3D et la mise en œuvre MPSoC utilisant des outils de CAO 2D. Une analyse plus approfondie de l'effet microbilles pas à la performance de l'architecture 3D à l'aide face-à-face d'empilement est également signalé l'identification des problèmes et des limitations à prendre en considération pendant le processus de conception.In this thesis, we study the exploration 3D NoC architectures through physical design implementations using real 3D technology used in the industry. Based on the proposed 3D design flow focusing on timing verification by leveraging the benefit of negligible delay of microbumps structure for vertical connections, we have conducted partitioning techniques for 3D NoC-based MPSoC architecture including homogeneous and heterogeneous stacking using Tezzaron 3D IC technlogy. Design and implementation trade-off in both partitioning methods is investigated to have better insight about 3D architecture so that it can be exploited for optimal performance. Using homogeneous 3D stacking approach, NoC architectures are explored to identify the best topology between 2D and 3D topology for 3D MPSoC implementation. The architectural explorations have also considered different process technologies highlighting the wire delay effect to the 3D architecture performance especially for interconnect-dominated design. Additionally, we performed heterogeneous 3D stacking of NoC-based MPSoC implementation with GALS style approach and presented several physical designs related analyses regarding 3D MPSoC design and implementation using 2D EDA tools. Finally we conducted an exploration of 2D EDA tool on different 3D architecture to evaluate the impact of 2D EDA tools on the 3D architecture performance. Since there is no commercialize 3D design tool until now, the experiment is important on the basis that designing 3D architecture using 2D EDA tools does not have a strong and direct impact to the 3D architecture performance mainly because the tools is dedicated for 2D architecture design.SAVOIE-SCD - Bib.électronique (730659901) / SudocGRENOBLE1/INP-Bib.électronique (384210012) / SudocGRENOBLE2/3-Bib.électronique (384219901) / SudocSudocFranceF