Desenvolvimento de um coprocessador de qualidade de energia padrão classe A baseado em processadores embarcados em FPGA

The increasing use of non-linear loads connected to the electric power system and the increase in the insertion of distributed generation, contribute to a possible worsening of the Electric Power Quality (QEE) levels and to the appearance of disturbances, capable of damaging equipment connected to the network. In order to mitigate the economic losses caused by this type of occurrence and meet the requirements for improving QEE by regulatory agencies, the study and development of devices and technologies capable of monitoring and storing QEE indicator parameters is increasing. When evaluating them, it is possible not only to categorize and identify the possible sources of disturbances, but also, according to the number of installed monitors, to obtain an overview of the functioning of the system. Among the technologies available in the market, the Field Programmable Gate Array (FPGA), due to its high reconfigurability and parallelism, has been increasingly used in this type of application. In view of the described scenario, the present work presents the implementation of a system for calculating parameters for QEE indicators, based on the use of parallel processors embedded in FPGA. The algorithms implemented in each processor follow the guidelines described by IEC 61000-4-30, for class A devices. To validate the proposed system, functional simulation tests were performed, using the Intel® ModelSim® software, and more practical tests, with the project recorded and actually running within the FPGA. For this, the DE10-Nano development kit was used, which ships an FPGA belonging to the Intel® manufacturer’s Cyclone V family. In all tests performed, the results showed good accuracy and met the requirements required by the adopted standard.A utilização cada vez maior de cargas não lineares conectadas ao sistema elétrico de potência e o aumento na inserção de geração distribuída, contribuem para uma possível piora dos níveis de Qualidade da Energia Elétrica (QEE) e para o surgimento de distúrbios, capazes de danificar equipamentos conectados à rede. Com o intuito de mitigar os prejuízos econômicos causados por este tipo de ocorrência e atender as exigências de melhora de QEE pelas agências reguladoras, o estudo e desenvolvimento de dispositivos e tecnologias capazes de monitorar e armazenar parâmetros indicadores de QEE é cada vez maior. Ao avaliá-los, é possível não apenas categorizar e identificar as possíveis fontes dos distúrbios, mas também, de acordo com o número de monitores instalados, obter uma visão geral do funcionamento do sistema. Dentre as tecnologias disponíveis no mercado, o Arranjo de Portas Programáveis em Campo (do inglês, Field Programmable Gate Array)(FPGA), devido a sua alta reconfigurabilidade e paralelismo, vem sendo cada vez mais utilizado neste tipo de aplicação. Tendo em vista o cenário descrito, o presente trabalho apresenta a implementação de um sistema de cálculo de parâmetros indicadores de QEE, a partir da utilização de processadores paralelos embarcados em FPGA. Os algoritmos implementados em cada processador seguem as diretrizes descritas pela norma IEC 61000-4-30, para dispositivos classe A. Para validação do sistema proposto foram feitos testes de simulação funcional, a partir do software ModelSim® , da fabricante Intel® , e testes de teor mais prático, com o projeto gravado e em execução de fato dentro do FPGA. Para tal, foi utilizado o kit de desenvolvimento DE10-Nano, o qual embarca um FPGA pertencente à família Cyclone V, da fabricante Intel® . Em todos os testes executados, os resultados apresentaram boa precisão e atenderam aos requisitos exigidos pela norma adotada.CAPES - Coordenação de Aperfeiçoamento de Pessoal de Nível Superio