A Memory Controller for FPGA Applications

As designers and researchers strive to achieve higher performance, field-programmable gate arrays (FPGAs) become an increasingly attractive solution. As coprocessors, FPGAs can provide application specific acceleration that cannot be matched by modern processors. Most of these applications will make use of large data sets, so achieving acceleration will require a capable interface to this data. The research in this thesis describes the design of a memory controller that is both efficient and flexible for FPGA applications requiring floating point operations. In particular, the benefits of certain design choices are explored, including: scalability, memory caching, and configurable precision. Results are given to prove the controller\u27s effectiveness and to compare various design trade-offs

A Distributed Processing Platform With Reconfigurable Autonomous Nodes

Distributed processing is a fast growing area of interest due to the exploding popularity of Internet of Things (IoT) and Unmanned Aerial Vehicles (UAV) technologies. IoT is a distributed processing structure by nature, while UAVs evolve from single-UAV applications towards multiple-UAV (teams). The demand for processing capabilities is expanding as well. The general purpose processors (e.g. CPUs) can be used for any type of application, however this flexibility is at the cost of operational efficiency. Application Specific Integrated Circuits (ASICs) are designed for certain types of application and have great operational efficiency, but they rarely can be used for other applications. The reconfigurable chips – Field Programmable Gate Arrays (FPGAs) provide high operational efficiency along with the application flexibility – as they can be reprogrammed with the functionality that is required at the given time. All the above listed aspects are combined in the distributed processing system that is expected to consume low amount of electrical energy. This dissertation proposes a comprehensive solution for the problem of distributed processing equipped with reconfigurable units. The complete and detailed architecture is provided for each element. The design includes operational algorithms that together with the architecture constitute a complete solution for the stated problem. The design of the units is flexible and allows any number and combination of CPUs, ASICs or FPGAs. Units in the proposed design are autonomous – the decisions are taken by individual units, instead of the central node, which is marginalized. The decentralized and autonomous approach provides more flexible and reliable design that is especially important for IoT and teamed UAV applications. The efficiency of the proposed solutions is defined as electrical energy consumption and operation timespan, and is measured using dedicated experimentation system through numerous simulations

Commande par FPGA : de la modélisation à l’implémentation

Dans un monde où s’accroit la complexité des systèmes électromécaniques, des applications de plus en plus performantes sont exigées. La commande de tels systèmes doit donc pouvoir répondre à ces attentes. L’évolution des technologies numériques permet aujourd’hui de disposer de composants efficaces, reconfigurables. Le développement au cours de ces dernières années d’outils logiciels intégrés à haut niveau d’abstraction permet à un nombre croissant de concepteurs d’utiliser des circuits numériques de pointe. Les FPGA profitent de ces évolutions et sont des candidats de choix pour la réalisation de modules de commande performants. Après avoir défini un système d’étude et en avoir donné sa modélisation mathématique, il est possible de passer à la phase de développement. En bénéficiant de l’outil HDL Coder intégré au sein de Matlab/Simulink, il est possible d’obtenir du code HDL à partir de schémas de modélisation de haut niveau. Dans un premier temps, un régulateur de type PID est proposé. Ensuite une commande plus élaborée est définie. La commande moderne, par ses calculs matriciels importants, permet de bénéficier de la puissance de calcul des FPGA. Enfin, une démarche de conception à base de modèles est proposée. La méthodologie de conception à base de modèles couplées à la mise en place d’une bibliothèque de composants réutilisables permet de disposer de modèles à la fois simulable et synthétisable dans un FPGA. L’implémentation d’un PID, en utilisant l’arithmétique distribuée, permet d’obtenir des résultats intéressants. L’implantation d’un PID au sein d’un FPGA peut se réaliser rapidement et aisément comme peuvent le proposer d’autres méthodes, tel xPC Target. La mise en place de l’arithmétique distribuée au sein d’une commande dans l’espace d’état afin d’économiser les ressources du FPGA à disposition a montré ses limites. En effet, l’accumulation d’erreurs pourtant faibles ne permet pas de disposer d’un système stable. La raison est due, notamment, à un système d’étude peut propice au calcul numérique à point fixe. Il a également été montré que dans le cadre de la commande dans l’espace d’état, la résolution des convertisseurs jouait un rôle primordial. Une résolution trop faible produisant une erreur statique sur l’estimation des états provoquant la divergence de la boucle de commande. Enfin il a été possible de mettre en oeuvre une bibliothèque de composants réutilisables et flexibles qui, utilisée dans une conception à base de modèles, permet de réduire le temps de mise sur le marché de façon significative