Elektromagnetische Störfestigkeitsprobleme in integrierten Schaltungen aufgrund elektrostatischer Entladungen

Der vorliegende Beitrag beschäftigt sich mit elektromagnetischen Störfestigkeitsproblemen in Form von ,,Soft Failure“ in integrierten Schaltungen aufgrund von Störeinkopplungen in Ein- und Ausgangs-Padzellen aus den VDD Core und IO-Versorgungen im Bereich des Padframes. Als Testobjekt dient ein speziell entworfener Test-Chip in einer 180-nm-Technologie. Durch eine detaillierte Modellierung der Leitungen/Substrats des Test-ASIC mit entsprechenden RLC-Elementen können die jeweilige Messung mit einer Simulation verglichen und die Ergebnisse analysiert werden.The paper deals with electromagnetic susceptibility problems in terms of “Soft Failure” in integrated circuits due to interferences in input and output pad cells from the VDD core and IO supplies in the area of the pad frame. The test object is a specially designed test chip in a 180 nm technology. By a detailed modeling of the interconnects/substrate of the test ASIC with corresponding RLC elements the respective measurement can be compared with a simulation and the results analyzed.(VLID)341254