Amplificador de ganho programável aplicado a um receptor de radiofrequência com subamostragem e dupla quadratura

Orientador : Prof. PhD. Bernardo LeiteCoorientador : Prof. PhD. André MarianoDissertação (mestrado) - Universidade Federal do Paraná, Setor de Tecnologia, Programa de Pós-Graduação em Engenharia Elétrica. Defesa: Curitiba, 30/08/2017Inclui referências : p. 95-98Resumo: A demanda da sociedade moderna por dispositivos de comunicac¸a˜o que possam trabalhar com altas taxas de transferˆencia de dados e baixo consumo de energia promove o desen- volvimento tecnolo'gico de soluc¸o˜es de comunicac¸a˜o inovadoras, que possibilitem melhorar a eficiˆencia dos sistemas de comunicac¸a˜o existentes, em especial os sistemas mo'veis. Neste contexto, este trabalho apresenta uma arquitetura para receptor baseada em subamostra- gem, explorando uma baixa frequˆencia intermedi'aria, implementando a demodula¸c˜ao do sinal e rejeic¸a˜o de sinal imagem onde se dispensa o uso de circuitos complexos para s'?ntese de frequˆencia. Para a implementa¸c˜ao deste receptor, torna-se necess'ario desenvolver um amplificador de ganho programa'vel, responsa'vel pelo segundo deslocamento em frequˆencia realizado pelo receptor. Neste vi'es este trabalho relata o estudo das topologias conhecidas, escolha da topologia que melhor se aplica para a implementa¸c˜ao deste amplificador de ganho programa'vel, em tecnologia CMOS de 130 nm, para possibilitar a prova de conceito do receptor citado. Normalmente circuitos amplificadores de ganho varia'vel sa˜o utilizados em blocos de controle autom'atico de ganho que trabalham em frequˆencias mais baixas. Entretanto, o presente estudo visa a aplicac¸a˜o deste amplificador em radiofrequˆencia, logo na recepc¸a˜o do sinal transmitido, em uma nova topologia de recepc¸a˜o de sinais torna des- necessa'ria a s'?ntese e translac¸a˜o em frequˆencia. Uma primeira arquitetura de amplificador de ganho program'avel foi proposta, utilizando-se de um amplificador em malha aberta, composto por ramos de amplificac¸a˜o baseados em pares diferenciais e ramos de carga que se utilizam de transistores conectados como diodos. A variac¸a˜o do ganho foi obtida atrav'es da varia¸c˜ao simultˆanea da raz˜ao de aspecto dos transistores e da corrente de polariza¸c˜ao dos ramos de amplifica¸c˜ao e carga. Esta primeira arquitetura apresentava varia¸c˜ao expo- nencial do ganho e uma palavra de controle de 3 bits, resultando em 8 n'?veis de ganho distintos. Uma revisa˜o dos requisitos do receptor levou a' implementac¸a˜o de uma variac¸a˜o da primeira topologia que, utilizando o principio da c'elula de Gilbert, implementou um amplificador capaz de promover tamb'em ganhos negativos. Nesta revis˜ao da arquitetura a palava de controle aumentou para 4 bits, levando o amplificador a fornecer 16 n'?veis de ganho. Baseado nesta arquitetura revisada, desenvolveu-se um circuito final para o amplificador de ganho program'avel pretendido. Este amplificador apresentou frequˆencia de corte superior 'a 1 GHz e velocidade de transi¸c˜ao dos n'?veis de ganho pr'oxima a 1 ns. Tais resultados se mostraram satisfat'orios para o circuito pretendido, possibilitando a fabrica¸c˜ao do circuito no prosseguimento deste estudo. Palavras-chave: Amplificador de ganho programa'vel; Amplificador de ganho varia'vel; Con- trole autom'atico de ganho; Radiofrequˆencia; Microeletrˆonica; CMOS.Abstract: The demand of modern society for communication devices that can work with high data rates and low power consumption promotes the technological development of innovative communication solutions that enable improving the efficiencie of existing communication systems, especially mobile systems. Thus this work presents a bandpass sampling receiver architecture, with a low IF approach while implementing downconversion and image re- jection without complex circuits for frequency synthesis. To implement this receiver, it is necessary to develop a programmable gain amplifier, responsible for the second frequency translation performed by the receiver. In this context, this work reports the study of the known topologies, the choice of the topology that best applies for the implementation of this programmable gain amplifier, in 130 nm CMOS technology, to perform the proof of concept of the receiver mentioned. Variable gain amplifier circuits are typically used in automatic gain control blocks that work at lower frequencies. However, the present study aims at the application of this amplifier in radiofrequency, in the reception of the transmitted signal, in a new topology of reception of signals it becomes unnecessary the synthesis and translation in frequency. A first programmable gain amplifier architecture was proposed, using an open-loop amplifier composed of amplifier arms based on differen- tial pairs and load arms using diode-connected transistors. The gain variation was reached by the simultaneous variation of the aspect ratio of the transistors and the bias current of the amplification and load arms. This first architecture performed an exponential gain variation and a 3-bit control word, resulting in 8 different gain levels.A review of receiver requirements led to the development of a variation of the first topology that made it possible to obtain negative gains when using the Gilbert cell principle. In this review of the architecture the control word increased to 4 bits, leading the amplifier to provide 16 gain levels. Based on this revised architecture, a final circuit was developed for the desired programmable gain amplifier. This amplifier showed a cutoff frequency greater than 1 GHz and a transition speed of gain levels close to 1 ns. These results were satisfactory for the intended circuit, making possible the circuit fabrication in the continuation of this study. Key-words: Programmable gain amplifier; Variable gain amplifier; Automatic gain control; High frequency; Microelectronics; CMOS

Amostrador CMOS para receptor de radiofrequência baseado em subamostragem com dupla quadratura

Orientador : Prof. PhD. André Augusto MarianoCoorientador : Prof. PhD. Bernardo LeiteDissertação (mestrado) - Universidade Federal do Paraná, Setor de Tecnologia, Programa de Pós-Graduação em Engenharia Elétrica. Defesa: Curitiba, 25/08/2017Inclui referências : f. 94-97Resumo: Desde do in.cio da década de 80, a sociedade tem experimentado transformações no modo de se comunicar. Essas mudanças, todavia, são resultados de inova..es tecnológicas que, por sua vez, são sustentadas por grandes investimentos do setor de telecomunicação em pesquisas tecnológicas. Neste sentido, (LOLIS, 2011) propõe um receptor de radiofrequência baseado em subamostragem para demodular sinal diretamente em banda passante e que utiliza deslocamentos unilaterais de frequência para evitar a interferência com o sinal-imagem. O objetivo deste trabalho e, portanto, projetar um circuito amostra dor que atenda aos requisitos funcionais do receptor de radiofrequência baseado em subamostragem com dupla quadratura. Alem disso, o circuito amostra dor projetado deve mesclar duas grandezas muitas vezes antagônicas: velocidade e exatidão. Para tanto, o trabalho e dividido em introdução, receptor de radiofrequência baseado em subamostragem com dupla quadratura, introdução aos circuitos amostradores, projeto do amostrador para receptor de RF baseado em subamostragem com dupla quadratura e considerações finais. O projeto do amostrador, ainda, e dividido em blocos funcionais, dimensionando e analisando os pares diferenciais, os circuitos amostradores, os contadores e circuitos de sincronismo. Em relação a velocidade e precisão, a estratégia de polarização que permite a saída DC do par diferencial da entrada polarizar o par diferencial da saída leva a remoção do capacitor de retenção. A remoção do capacitor incrementa a velocidade do circuito amostrador, porem degrada a exatidão do circuito. Para compensar a inexatidão, o circuito amostrador e projetado com o mínimo de largura de transistor. Deste modo, e obtido um circuito rápido e, ao mesmo tempo, exato. Palavras-chave: Amostrador, Receptor de radiofrequência, Subamostragem.Abstract: Since the beginning of the 80s, people have gone through transformations in the way they communicate. These changes, however, are the result of technological innovations which, in turn, are sustained by large investments of the telecommunication sector in technological research. On that subject, (LOLIS, 2011) proposes a radio frequency subsampling receiver to demodulate signal directly in bandpass and that uses unilateral frequency downconversion to avoid image interferers. The objective of this work is, therefore, to design a sample and hold circuit that meets the functional requirements of radiofrequency subsampling receiver with double-quadrature. In addition, the designed sample and hold circuit must blend two often antagonistic quantities: speed and accuracy. For this, the work is divided into introduction, radiofrequency subsampling receiver with double-quadrature, introduction to sample and hold circuits, sample and hold circuit design for RF subsampling receiver with double-quadrature and final considerations. The design of the sample and hold circuit is, furthermore, divided into functional blocks, scaling and analyzing the differential pairs, core of sample and hold circuits, counters and synchronism circuits. In relation to speed and accuracy, the voltage biasing strategy that allows the DC output of the input differential pair to bias the output differential par leads to the elimination of the hold capacitor. Elimination of the capacitor increases the speed of the sample and hold circuit, but degrades the accuracy of the circuit. In order to compensate for the inaccuracy, the sample and hold circuit is designed with the minimum transistor width. In this way, a fast and, at the same time, accurate circuit is obtained. Key-words: Sample and hold circuit; Radiofrequency receiver; Subsampling