W ciągu ostatnich lat dokonany został ogromny postęp w elektronice, który umożliwił rozwój technik detekcji pęków atmosferycznych, inicjowanych przez cząstki promieniowania kosmicznego. Postęp ten spowodował również, że możliwa stała się skuteczna detekcja emisji radiowej z pęków atmosferycznych. Działające w czasie rzeczywistym stacje radiowe umożliwiają zbadanie rozwoju pęków od dotychczas nieosiągalnej strony i są alternatywą dla detektorów fluorescencyjnych w detekcji hybrydowej.
Pomiary dokonywane przez stacje radiowe są w znacznym stopniu skażone zakłóceniami interferencyjnymi, co skutkuje zniekształceniem zarejestrowanego sygnału i w konsekwencji zafałszowaniem danych, które można w ten sposób uzyskać. Z tego powodu, w detektorach radiowych używane są filtry cyfrowe, działające w czasie rzeczywistym. Skuteczne filtrowanie sygnałów radiowych emitowanych przez pęki atmosferyczne, może być jednak osiągnięte na wiele sposobów. Dzięki coraz wydajniejszym układom elektronicznym możliwa jest implementacja coraz bardziej skomplikowanych algorytmów filtrujących, które pozwalają na skuteczniejszą redukcję zakłóceń interferencyjnych. W eksperymencie AERA (Auger Engineering Radio Array), dodatkowymi uwarunkowaniami są również zużycie energii oraz zasobów układów FPGA. Wybór najlepszego filtra polega zatem na odpowiednim zoptymalizowaniu wymienionych czynników.
Niniejsza praca skupia się na omówieniu nowej metody redukcji zakłóceń interferencyjnych, bazującej na liniowej predykcji sygnału. Szczegółowo omówione zostały techniczne aspekty jej implementacji w strukturę FPGA, a także uzasadniony został wybór używanych przez nią parametrów. Sprawdzone i przedyskutowane zostały różne warianty kodu, zarówno pod względem szybkości obliczeń, jak i poboru mocy oraz zużycia zasobów. Optymalizacja parametrów uwzględniała zagadnienie minimalizacji wpływu pomiarów na rejestrowane dane. Wybrany wariant został sprawdzony symulacyjnie i laboratoryjnie oraz porównany z aktualnie używanymi filtrami.
Szybka adaptacja do zmieniających się warunków środowiskowych, niewielkie zniekształcenia sygnału oraz wysoka skuteczność filtrowania przy akceptowalnym poziomie zużycia energii powodują, że filtr ten ma szansę być zaimplementowany w nowych układach FPGA, planowanych do użytku w związku z wymianą sprzętu elektronicznego, nadchodzącą wraz z modernizacją AERA++
