Матросова, Анжела Юрьевна

Останин, Сергей Александрович

Чернышов, Семен Владимирович

Russian

Tomsk State University Repository

1 МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ  НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ИНСТИТУТ ОПТИКИ АТМОСФЕРЫ СО РАН им. В.Е. ЗУЕВА           НОВЫЕ ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ В ИССЛЕДОВАНИИ СЛОЖНЫХ СТРУКТУР   МАТЕРИАЛЫ  ДВЕНАДЦАТОЙ КОНФЕРЕНЦИИ С МЕЖДУНАРОДНЫМ УЧАСТИЕМ 4–8 июня 2018 г.    Мероприятие проведено при финансовой поддержке  Российского фонда фундаментальных исследований (проект № 18-07-20033)             Томск Издательский Дом Томского государственного университета 2018 88 тестовой последовательности; 3) наблюдении ее реакций и 4) определении, соответствуют ли вход-выходные реакции схемной реализации ее спецификации. Можно выделить следующие два основных способа генерации входных воздействий (для проверяющей последовательности): генерация псевдослучайных наборов воздей-ствий; генерация наборов воздействий и проверяющей последовательности в целом, исходя из описания моде-ли. Минусы первого подхода заключаются в том, что число возможных входных воздействий в каждом состоя-нии схемы (и модели) экспоненциально зависит от числа переменных, и, главное, не все такие наборы попада-ют в область определения модели (а значит, и реализации). Второй подход обеспечивает не только наиболее полное тестирование схемы на области, определяемой спецификацией на ее проектирование, но и позволяет сократить длину проверяющей последовательности. Наиболее разработанным направлением в этой области тестирования является верификация на основе моделей, представленных конечными автоматами. Однако имеется ряд систем, для которых выразительных средств аппарата конечных автоматов оказывается недостаточно. Наиболее важным свойством таких систем управления является присущий им параллелизм происходящих в них процессов. В этом случае целесообразно использовать средства для описания систем с параллелизмом, такие как сети взаимодействующих автоматов и аппарат сетей Петри. В настоящей работе рассматривается задача верификации системы управления параллельно протекаю-щими процессами. В качестве языка задания спецификации используется язык ПРАЛУ представления парал-лельных алгоритмов логического управления, а точнее задание описаний в стандартном виде моделью, назван-ной параллельным автоматом. Алгоритмы в таком виде представляют подкласс цветных сетей Петри – расши-ренные сети свободного выбора. При тестировании управляющих систем с параллелизмом поведения рассмат-ривается задача генерации проверяющей последовательности в виде четверок (Sib, Xi, Yi, Sie), где Sib и Sie – начальное и конечное множества частичных состояний, Xi – входной стимул, Yi – изменение значений перемен-ных. Каждая четверка может порождаться одним или несколькими параллельно (но не альтернативно) выпол-няемыми переходами исходного алгоритма поведения устройства. Основным инструментом, лежащим в основе методов анализа поведенческих свойств моделей, является граф достижимости, вершинам которого соответствуют все возможные разметки, а дуга, помеченная символа-ми одного или нескольких переходов, соединяет разметки, такие, что сеть переходит от первой разметки ко второй при срабатывании этих переходов. Для того чтобы построить проверяющую последовательность, дуги графа достижимости помечаются не только переходами, но и парой: входное условие срабатывания перехода и значения изменяемых переменных. В таком графе достижимости могут появляться кратные дуги, различающи-еся присвоенными им метками. Построение граф достижимости (в явном или неявном виде) всегда возможно для моделей с конечным пространством состояний, однако проблемой является экспоненциальный рост числа разметок графа достижимости, основной причиной которого является наличие параллельно выполняемых про-цессов алгоритма. В настоящей работе предлагаются пути сокращения графа достижимости на основе введения отношения частичного порядка на множестве параллельно срабатывающих переходов. Вводятся условия частичного упорядочения пар переходов на основе учета их информационного взаимодействия. Если в процессе построения графа достижимости для очередной достигнутой маркировки возможно срабатывание пары (или более) параллельных переходов, не находящихся в отношении следования, то следующая маркировка строится как результат одновременного срабатывания этих переходов, заменяя множество возможных маркировок и сокращая их число до числа возможных порядков срабатывания переходов.   ПОИСК ЛОЖНЫХ ПУТЕЙ В ЛОГИЧЕСКИХ СХЕМАХ ИЗ ДВУХВХОДОВЫХ ВЕНТИЛЕЙ С ИСПОЛЬЗОВАНИЕМ ОПЕРАЦИЙ НАД ROBDD-ГРАФАМИ* А.Ю. Матросова, С.А. Останин, С.В. Чернышов Национальный исследовательский Томский государственный университет, Томск, Россия mau11@yandex.ru, sergeiostanin@yandex.ru, semen.cher@mail.ru Для определения максимально возможной частоты функционирования логической схемы необходимо находить пути с максимальной задержкой (критические пути). Однако среди критических путей могут оказаться ложные пути (false paths). Путь считается ложным, если не существует булева вектора, на котором изменение сигнала на входе приводит к изменению сигнала на выходе этого пути. Определение частоты функционирования схемы без учета ложных путей может привести к снижению быстродействия схемы по сравнению с возможным быстродействием, что не желательно. Известны эвристические методы нахождения ложных путей как для комбинационных, так и последовательностных схем [1–4]. В работе [5] предложен точный метод поиска ложных путей в                                                 * Исследование выполнено за счет гранта Российского научного фонда (проект № 14-19-00218). 89 последовательностных схемах. Он основан на нахождении всех тестовых наборов 2  тестовых пар 1 2( , )   для не робастно тестируемых задержек путей комбинационной составляющей последовательностной схемы и выявлении факта существования последовательности (хотя бы одной) из начального состояния схемы в одно из внутренних состояний, представляемых набором 2 , причем длина последовательности не превосходит заданного значения. Недостатком предложенного подхода является использование эквивалентной нормальной формы (ЭНФ) при поиске набора 2  тестовой пары. В данной работе преодолевается этот недостаток. При поиске наборов 2  тестовых пар используются операции над reduced ordered binary decision diagrams (над ROBDD-графами), которые характеризуются полиномиальной сложностью. ROBDD-графы строятся для фрагментов комбинационной составляющей последовательностной схемы. Находятся все наборы для противоположных перепадов значений сигналов рассматриваемой последовательностной схемы. Наборы компактно представляются двумя ROBDD-графами, отдельно для перепадов, называемых в зарубежных источниках rising transitions и falling transitions. При выявлении существования установочных последовательностей операции суммирования выполняются над ROBDD-графами, не зависящими от входных переменных последовательностной схемы, что существенно сокращает вычислительные затраты.  Задержки путей, как известно, делятся на робастно и не робастно тестируемые. Для нахождения ложных путей достаточно рассматривать не робастно тестируемые неисправности задержек путей. Если не существует тестовых пар, обнаруживающих неисправности задержки пути хотя бы для одного из противоположных перепадов значений сигналов, исследуемый путь является ложным как для комбинационной, так и для последовательностной схемы. Для обнаружения ложных путей в комбинационной схеме достаточно ограничиться поиском тестовых наборов 2  тестовой пары. Для последовательностных схем требуется находить оба набора тестовой пары, которые обязательно отличаются инверсными значениями в компоненте, сопоставляемой переменной, отмечающей начало пути. Путь в комбинационной составляющей является ложным, если не существует тестовой пары хотя бы для одного из противоположных перепадов значений сигналов на этом пути, причем тестовая пара доставляется из начального состояния последовательностью, длина которой не превышает заданного значения. В данной работе предлагается вычислить булеву разность для рассматриваемого пути. Вычисление сводится к получению ROBDD-графов, представляющих булевы разносности для подсхем, выходы которых совпадают с выходами элементов пути, а вход, относительно которых вычисляется булева разность подсхемы, является входом того же самого элемента. Полученные ROBDD–графы перемножаются. ROBDD граф pathR  представляет всевозможные наборы 2  для противоположных перепадов сигналов рассматриваемого пути. Затем происходит разделение этих наборов на соответствующие два подмножества, каждое из которых также представляется ROBDD-графом. Далее реализуется алгоритм выявления возможности доставки хотя бы одной тестовой пары порожденной вышеупомянутыми подмножествами. Приводятся результаты экспериментов на контрольных примерах. Литература 1. Gharaybeh M. A., Agrawal V. D., Bushnell M. L., Parodi C. G. False-Path Removal Using Delay Fault Simulation // Journal of Electronic Testing. 2000. Vol. 16, № 5. P. 463–476. 2. Zeng J., Abadir M., Abraham J. False Timing Path Identification Using ATPG Techniques and Delay-Based Information // Proc. of the 39th Design Automation Conference. New Orleans, LA, USA, 2002. P. 562–565. 3. Marques F.S., Ribas R.P., Sapatnekar S., Reis A.I. A New Approach to the Use of Satisfiability in False Path Detection // Proc. of the 15th ACM Great Lakes Symposium on VLSI. New York, NY, USA, 2005. P. 308–311. 4. Kacou M. A., Ghaffari F., Romain O., Condamin B. Error rate estimation of a design implemented in an FPGA based on the operating conditions // Proc. of the 2017 IEEE East-West Design & Test Symposium (EWDTS). Novi Sad, Serbia. 2017. P. 1–7. 5. Маtrosova А. Y., Аndreeva V. V., Chernyshov S. V., Rozhkova S. V., Kudin D. V. Finding False Paths in Sequential Circuits // Russian Physics Journal. 2018. Vol. 60, № 10. P. 1837–1844.   

Поиск ложных путей в логических схемах из двухвходовых вентилей с использованием операций над ROBDD-графами

http://vital.lib.tsu.ru/vital/access/services/Download/vtls:000651163/SOURCE1

Поиск ложных путей в логических схемах из двухвходовых вентилей с использованием операций над ROBDD-графами

Abstract

Similar works

Full text

Available Versions

Tomsk State University Repository