Radio merupakan perangkat telekomunikasi yang mengirim gelombang elektromagnetik dimana gelombang ini merambat melalui udara. Perangkat radio terdiri dari komponen elektronika analog yang digunakan untuk mengolah sinyal secara sederhana serta memiliki kemampuan yang terbatas. Komponen elektronika analog belum bisa memenuhi kebutuhan teknologi telekomunikasi saat ini, seperti laju bit tinggi dan perangkat yang kecil. Memasuki era digital mengakibatkan perkembangan komponen elektronika hingga saat ini muncul perangkat elektronika terprogram. Dalam tugas akhir ini, dilakukan pengujian kinerja dari salah satu metode clock recovery, yaitu phase-locked-loop yang akan dimasukkan ke dalam sistem demodulasi BPSK yang diimplementasikan pada sepasang board DSK TMS320C6000. Ada dua buah implementasi yang diuji dalam tugas akhir ini, yaitu implementasi modulasi dan demodulasi BPSK tanpa menggunakan PLL dan dengan menggunakannya. Dari hasil implementasi tersebut, kemudian diuji, dianalisis dan ditentukan berapa besar penurunan nilai BER-nya, sehingga bisa diketahui apakah penggunaan metode PLL dibutuhkan pada sistem modulasi dan demodulasi BPSK yang diimplementasikan pada DSK TMS320C6000

Affandi, Achmad

Huda, Sun'anul

English

Institut Teknologi Sepuluh Nopember (ITS): Publikasi Ilmiah Online Mahasiswa ITS (POMITS)

JURNAL TEKNIK ITS Vol. 1, (Sept, 2012) ISSN: 2301-9271 A-7Abstrak— Radio merupakan perangkat telekomunikasi yangmengirim gelombang elektromagnetik dimana gelombang inimerambat melalui udara. Perangkat radio terdiri darikomponen elektronika analog yang digunakan untuk mengolahsinyal secara sederhana serta memiliki kemampuan yangterbatas. Komponen elektronika analog belum bisa memenuhikebutuhan teknologi telekomunikasi saat ini, seperti laju bittinggi dan perangkat yang kecil. Memasuki era digitalmengakibatkan perkembangan komponen elektronika hinggasaat ini muncul perangkat elektronika terprogramPerangkat yang digunakan untuk membangun sistem iniadalah Digital Signal Processor Starter Kit (DSK)TMS320C6000 keluaran dari Texas Instruments. Dalam tahapimplementasi, DSK diprogram langsung dengan menggunakanintegrasi Simulink Matlab untuk membangun sistem modulasidan demodulasi Binary Phase Shift Keying (BPSK).Permasalahan yang dihadapi adalah kondisi clock antarperangkat yang tidak sinkron yang mengakibatkan BER yangtinggi pada sistem modulasi dan demodulasi sehinggadibutuhkan sebuah metode untuk meminimalisasi time errortersebut sehingga performansi sistem tetap tinggi dengantingkat akuisisi yang konstan.Dalam tugas akhir ini, dilakukan pengujian kinerja darisalah satu metode clock recovery, yaitu phase-locked-loop yangakan dimasukkan ke dalam sistem demodulasi BPSK yangdiimplementasikan pada sepasang board DSK TMS320C6000.Ada dua buah implementasi yang diuji dalam tugas akhir ini,yaitu implementasi modulasi dan demodulasi BPSK tanpamenggunakan PLL dan dengan menggunakannya. Dari hasilimplementasi tersebut, kemudian diuji, dianalisis danditentukan berapa besar penurunan nilai BER-nya, sehinggabisa diketahui apakah penggunaan metode PLL dibutuhkanpada sistem modulasi dan demodulasi BPSK yangdiimplementasikan pada DSK TMS320C6000.Kata Kunci— BPSK, DSK TMS320C6000, BER, SNR,phase-locked-loop.I. PENDAHULUANISTEM komunikasi digital menjadi semakin menarikkarena permintaan komunikasi data yang selalumeningkat dan karena transmisi digital menawarkanfleksibilitas dan pilihan pemrosesan data yang tidak tersediapada transmisi analog [1]. Dari hal ini, muncullah teknologidigital yang mampu melakukan pemrosesan data dengankecepatan tinggi namun tetap reliable.Pada penelitian sebelumnya telah dilakukan implementasimodulasi dan demodulasi digital Binary Phase Shift Keying(BPSK). Penelitian ini dilakukan dengan menggunakan DSPStarter Kit (DSK) TMS320C6713 yang mempunyaikecepatan prosesor 225 MHz. Sistem modulasi dandemodulasi BPSK diuji dengan noise yang bervariasi untukmengetahui jumlah kesalahan bit yang diterima. Kinerja dariimplementasi sistem ditampilkan dalam grafik Bit ErrorRate (BER) terhadap Signal to Noise Ratio (SNR).Penelitian ini dilakukan dengan menggunakan satu buahboard DSK sehingga pengujian dilakukan denganmemanfaatkan DIP Switch, multiport, dan menggunakanboard tersebut secara bergantian sebagai modulator dandemodulator. Permasalahan yang ditemukan pada penelitianini adalah nilai BER yang tinggi dengan rata-rata 0,5dikarenakan kondisi clock antar perangkat yang tidaksinkron.Pada semua sistem komunikasi, sinkronisasi dibutuhkanpada penerimaan sinyal datang di receiver [2]. Banyakmetode sinkronisasi yang telah ada seperti costas loop,square-then-divide, phase-locked-loop (PLL), dan lain-lain.Metode-metode tersebut digolongkan ke dalam timerecovery, carrier recovery, dan sebagainya. Pada tugas akhirini, akan diuji kinerja dari metode PLL pada sistemdemodulasi BPSK yang diimplementasikan pada DSKTMS320C6x. PLL berfungsi sebagai time recovery padasistem tersebut. Pengujian dilakukan dengan menghitungnilai BER dari sistem modulasi dan demodulasi BPSK saatsistem tidak menggunakan time recovery dan saatmenggunakannya.II. PERANCANGAN DAN IMPLEMENTASI SISTEMA. Phase-locked-loopInti dari hampir semua rangkaian sinkronisasi adalahbeberapa versi dari sebuah phase-locked-loop (PLL). Padareceiver digital modern, loop ini mungkin sulit untukdikenali, tapi kesamaan fungsional pada dasarnya selalu ada.PLL adalah servo-control-loop yang parameterterkontrolnya adalah fase dari replika yang dihasilkan secaralokal dari sinyal carrier yang datang. PLL mempunyai tigakomponen dasar yaitu: detektor fase, loop filter, dan voltage-controlled oscillator (VCO).Detektor fase adalah komponen yang mengukurperbedaan fase antara sinyal yang datang dengan replikalokal. Ketika sinyal datang dan replika lokal berubahterhadap satu sama lain, perbedaan face (atau eror fase) akanmenjadi sebuah sinyal time-varying yang masuk ke loopfilter. Loop filter mengendalikan respons PLL terhadapvariasi ini di sinyal eror. Loop yang didesain dengan baikakan mampu mengetahui perubahan fase pada sinyal datangtapi tidak terlalu responsive terhadap noise yang diterima.VCO adalah komponen yang menghasilkan replika sinyalEvaluasi Kinerja Metode Clock Recovery PLLLoop untuk Modulasi dan Demodulasi BPSKpada Dua Board DSK TMS320C6713Sun’anul Huda1), Achmad Affandi2)Jurusan Teknik Elektro, Fakultas Teknologi Industri, Institut Teknologi Sepuluh Nopember (ITS)Jl. Arief Rahman Hakim, Surabaya 60111E-mail: affandi@ee.its.ac.id2)SJURNAL TEKNIK ITS Vol. 1, (Sept, 2012) ISSN: 2301-9271 A-8carrier. VCO adalah oscillator sinusoidal yang frekuensinyadikontrol oleh level tegangan yang ada pada input darikomponen ini.VCO adalah oscillator yang mempunyai frekuensi outputyang linier terhadap inputnya pada beberapa tange input danoutput. Input positif pada VCO akan menyebabkan frekuensioutputnya lebih besar daripada nilai yang belum dikontrolω0, begitu juga sebaliknya. Phase lock didapatkan denganmemberikan eror fase yang telah difilter antara sinyal datangdengan output VCO, kemudian kembali ke input VCO.Pada receiver digital modern, detektor eror bisa menjadisangat kompleks, akan tetapi, pada tugas akhir ini, akandigunakan PLL dasar sebagai awal dari penelitiansinkronisasi selanjutnya.B. Pemodelan dan Simulasi SistemPada bagian demodulator BPSK yang menggunakan PLL(phase-locked-loop), sinyal yang diterima di demodulator,akan dilewatkan ke sebuah detektor yang mampu mendeteksiadanya error fase, sinyal yang datang ini dibandingkandengan output dari VCO, kemudian hasil dari pembandinganini akan dilewatkan ke dalam sebuah lowpass filter yangoutpurnya akan menjadi tegangan input dari VCO. Outputdari VCO ini akan dikembalikan pada detektor untukdideteksi perbedaan fase yang terjadi. Selain itu, outputVCO akan dideteksi sehingga didapatkan data awal sepertiyang diinginkan. Model dari sistem ini bisa dilihat padagambar 1.Gambar 1 Pemodelan sistem Demodulasi dengan PLLC. Implementasi Sistem1. Implementasi Sistem Modulasi dan Demodulasi BPSKtanpa menggunakan PLLPada implementasi seistem modulasi dan demodulasiBPSK tanpa PLL, akan digunakan 2 board DSKTMS320C6416 yang dihubungkan menggunakan kabelaudio stereo 3.5mm. Pada tahap ini, model yang digunakanadalah model simulink dari modulator dan demodulatorBPSK yang akan digunakan pada masing-masing board.Pada pengujian ini, dibutuhkan dua laptop yang masing-masing berjalan pada sisi modulator dan demodulator, kedualaptop ini masing-maing dihubungkan dengan sebuah DSKyang nantinya akan diimplementasikan sistem modulasi dandemodulasi ini ke dalamnya. Skema pengujian ini bisadilihat pada gambar 5. Skema untuk pengujian tahapselanjutnya, yaitu implementasi sitem modulasi dandemodulasi BPSK dengan PLL sama dengan skemapengujian ini, yang membedakan hanya model yangdisimulasikan di dalam laptop yang menjalankan fungsidemodulator.2. Implementasi Sistem Modulasi dan Demodulasi BPSKdengan Menggunakan PLLImplementasi ini menggunakan model phase-locked-looppada demodulator.dalam implementasi ini, semua alat danskema pengujian sama dengan implementasi tanpa PLL,yang membedakan adalah adanya tambahan sistem PLLpada demodulator. Pada sistem demodulator, ditambahkansebuah VCO dan sebuah detektor fase yang mampumengunci fase tersebut, sedangkan model yang digunakanuntuk sistem modulasi sama dengan implementasisebelumnya.Gambar 2 Skema pengujian modulasi dan demodulasi BPSKD. Pengujian Implementasi SistemDari semua sistem yang diimplementasikan akan diujikinerjanya dengan parameter BER (Bit Error Rate) terhadapvariasi noise tertentu. Tegangan sinyal hasil modulasi BPSKdiukur terlebih dahulu dengan avometer yang memilikiketelitian tegangan AC pada range 2 volt. Kemudian variasinoise juga diukur agar dapat dicari nilai perbandingan antarategangan sinyal dengan tegangan noise dalam SNR.Semua sistem diuji pada kondisi laju bit 1 kbps dan 2kbps. Jumlah bit yang diuji adalah 10.000 bit. Sehinggauntuk laju bit 1 kbps memerlukan 10 detik untuk mencapai10.000 bit, dan untuk laju bit 2 kbps hanya memerlukan 5detik. Hasil demodulasi implementasi sistem yang berupalog file dari oscilloscope berbasis PC (Visual Analyzer)diolah dengan Ms Excel sebagai berikut.III. HASIL DAN ANALISIS KINERJA SISTEMA. Hasil Simulasi Spesifikasi LPFDari perhitungan spesifikasi filter yang telah dilakukan,low pass filter yang dipilih adalah dengan fpass 1400 Hz fstop3000 Hz. Hal ini karena fpass ini memiliki nilai BER rata-ratapaling baik untuk nilai SNR beragam dalam 2 kondisi lajubit yang berbeda, yaitu 1 kbps dan 2 kbps. Berdasarkan nilaiBER teoritis sebelumnya, laju bit 2 kbps memiliki nilai BERyang lebih buruk daripada 1 kbps sehingga untuk pemilihanspesifikasi low pass filter ini juga lebih memperhatikan lajubit 2 kbps.B. Pengujian Sistem Modulasi dan Demodulasi BPSKtanpa menggunakan PLLGambar 3 Grafik BER vs SNR Sistem Demodulasi tanpa PLLLaptop LaptopDSKTMS320C6xDSKTMS320C6xLPF VCOsinyalmodulasiBPSKDetektordataJURNAL TEKNIK ITS Vol. 1, (Sept, 2012) ISSN: 2301-9271 A-9Pengujian implementasi sistem yang pertama adalahsistem modulasi dan demodulasi BPSK tanpa PLL. Sinyalmasukan atau data dari sistem ini diambil dari pulsegenerator yang ada pada simulink. Dari 3 kali hasilpengujian, diperoleh nilai BER seperti pada grafik BER vsSNR pada gambar 3.Dari gambar 3 dapat dilihat bahwa nilai BER berkisarpada titik 0.5 untuk semua nilai SNR. Jika diamati secaralebih teliti, dapat dilihat bahwa terjadi penurunan nilai BERketika nilai SNR semakin naik. Dapat dilihat juga bahwanilai BER untuk laju bit 1 kbps mempunyai nilai BER yanglebih baik daripada laju bit 2 kbps. Akan tetapi, nilai BERyang didapat termasuk nilai yang buruk. Hal ini disebabkantidak sinkronnya fase yang didapatkan pada demodulator.C. Pengujian Sistem Modulasi dan Demodulasi BPSKdengan menggunakan PLLPengujian implementasi sistem yang yang kedua adalahsistem modulasi dan demodulasi BPSK denganmenggunakan PLL. Sinyal masukan atau data dari sistem inijuga diambil dari pulse generator yang ada pada simulink.Dari 3 kali hasil pengujian, diperoleh nilai BER seperti padagrafik BER vs SNR pada gambar 4.Gambar 4 Grafik BER vs SNR sistem demodulasi menggunakan PLLDari gambar 4 dapat dilihat bahwa nilai BER masihberkisar pada nilai 0.5, dengan kecenderungan turunnyaBER di saat naiknya SNR. Hal ini menunjukkan bahwasemakin tinggi NSR, maka nilai BER akan semakin baik.Dari gambar 4 juga dapat diketahui bahwa nilai BER yangdidapatkan masih jauh dari teori, Tingginya nilai BER yangdidapat ini dikarenakan tidak sinkronnya clock antarperangkat yang bersangkutan.D. Analisis Sistem KeseluruhanPada laju bit 1 kbps dan 2 kbps, dapat dilihat bahwakinerja sistem modulasi dan demodulasi BPSK yangdiimplementasikan baik yang menggunakan PLL maupuntidak masih jauh dari teori. Grafik nilai BER dariimplementasi yang paling bagus terdapat pada sistemmodulasi dan demodulasi BPSK menggunakan PLL denganlaju bit 1 kbps. Sistem ini mampu melakukan modulasi dandemodulasi BPSK dengan rata-rata nilai BER 0.4971 dalampengujian 10.000 bit pada SNR 14,32 dB. Namun hal inimasih jauh dari teori, karena nilai BER tersebut tinggi, halini dikarenakan perangkat yang tersusun tidak sinkron, baiklaptop, board, maupun kabel yang terpasang.Sedangkan performa implementasi sistem paling buruk,yaitu nilai BER pada sistem modulasi dan demodulasi BPSKtanpa menggunakan PLL pada laju bit 2 kbps yangmenghasilkan nilai BER sebesar 0.5017, dan nilai padaimplementasi yang lain yang hanya berkisar pada 0.5. Hal inidikarenakan tidak sinkronnya sinyal yang dimodulasikandengan modulasi yang terjadi.IV. PENUTUPA. KesimpulanDari beberapa hal yang dilakukan dalam tugas akhirini, meliputi tahap perencanaan, simulasi, danimplementasinya, terdapat beberapa kesimpulan yang dapatdiambil sebagai berikut.1. Hasil implementasi yang paling baik terdapat pada sistemmodulasi dan demodulasi BPSK menggunakan PLLdengan laju bit 1 kbps dengan rata-rata nilai BER 0.4971dalam pengujian 10.000 bit pada SNR 14,32 dB..2. Sedangkan hsil implementasi sistem paling buruk yaitunilai BER pada sistem modulasi dan demodulasi BPSKtanpa menggunakan PLL pada laju bit 2 kbps dengannilai BER sebesar 0.5017, dan nilai pada implementasiyang lain yang hanya berkisar pada 0.5 pada semuakondisi SNR.3. Nilai BER yang dihasilkan dari sistem yangmenggunakan PLL tidak lebih baik daripada nilai BERyang tidak menggunakannya. Hal ini menunjukkan bahwapenggunaan metode clock recovery belum cukup untukmenurunkan nilai BER, Masih dibutuhkan algoritma datarecovery untuk mendapatkan BER yang lebih baik.DAFTAR PUSTAKA[1] Sklar, B., “Digital Communications Fundamental andApplications”, Prentice Hall, United State of America, Ch. 4,(2001).[2] Chassaing, R., “Digital Signal Processing and Application with theC6713 and C6416 DSK”, Wiley-Interscience, United State ofAmerica, Ch. 1, (2005).

Evaluasi Kinerja Metode Clock Recovery PLL Loop untuk Modulasi dan Demodulasi BPSK pada Dua Board DSK TMS320C6713

Jurnal Teknik ITS

https://ejurnal.its.ac.id/index.php/teknik/article/download/96/665

Evaluasi Kinerja Metode Clock Recovery PLL Loop untuk Modulasi dan Demodulasi BPSK pada Dua Board DSK TMS320C6713

Abstract

Similar works

Full text

Available Versions

Institut Teknologi Sepuluh Nopember (ITS): Publikasi Ilmiah Online Mahasiswa ITS (POMITS)

Jurnal Teknik ITS