El Internet Protocol Multicast (IP Multicast) es un estándar que se desarrolló para poder soportar, de manera eficiente, un gran número de servicios y aplicaciones. Sin embargo, muchas redes de transporte no cuentan con un a capacidad multicast real.
Para emular una red multicast, se utilizan varias conexiones unicast, malgastando ancho de banda y haciendo crecer en gran medida las tablas de enrutamiento. Esto desalienta a los Proveedores de Servicios de Internet (ISP) de incorp orar servicios multicast en sus redes.
Recientes investigaciones han surgido con el objetivo de incluir la información de las rutas en las cabeceras de los paquetes, reduciendo así drásticamente el consumo de recursos en la gestión de tablas de enrutamiento con miles de entradas . Estas soluciones utilizan el principio de funcionamiento de los filtros de Bloom, los cuales
p ermiten resumir rutas y árboles y codificarlos en simples arreglos de bits que se insertan en las cabeceras de los paquetes. Algunas de éstas propuestas se han llegado a implementar físicamente en prototipos de nodos. Sin embargo, el mecanismo DMPSS (la más reciente de las propuestas), que consiste en codificar en una pila de filtros de Bloom jerárquicos las rutas/árboles de los paquetes, aún no ha sido implementado ni probado en un prototip o de hardware.
El presente traba jo tiene como ob jetivo realizar la implementación de un prototipo de no do con la solución D-MPSS en la plataforma NetFPGA, la cual ha sido diseñadaesp ecialmente para redes de transp orte. En este diseño, se reemplazan las cabeceras MPLS p or cabeceras con pilas de filtros de Bloom jerárquicos y, usando un mínimo número de entradas en las tablas de enrutamiento, es p osible en caminar los paquetes unicast o multicast. El paso del diseño hacia la concreción de un prototip o no es un problema trivial, sino que implica el idear estrategias de evaluación de los filtros, la compresión y descompresión de los mismos, ad emás de diversos otros aspectos que significan imp ortantes retos.
La plataf orma NetFPGA es un disp ositivo de hardware reconfigurable de uso libre, que puede trabajar asumiendo el funcionamiento de cualquier tip o de disp ositivo de la red, ya sean enrutadores, conmutadores, interfaces de red, etc. También permite que se mo difiquen los mo delos preestablecidos o incluso crear nuevos, dándole completa lib ertad al usuario que desee programar en ella cualquier diseño digital. De esta manera, realizar la implementación de los mecanismos de enrutamiento presentados, resulta ser altamente viable. Por otro lado, la obtención de resultados (al trabajar a nivel de capa física) llega a ser mucho más precis a y cercana a un entorno real.Tesi
