GRETSI, Groupe d’Etudes du Traitement du Signal et des Images
Abstract
- La complexité grandissante des Systèmes sur Silicium (SoC) oblige les concepteurs à relever le niveau d'abstraction de leur description et à réutiliser des blocs fonctionnels préconçus, décrits au niveau RTL, de plus en plus complexes. La principale difficulté lors de la réutilisation de ce type de composants bas niveau provient de leur intégration (interfaçage avec le reste du système). Dans le cadre du projet RNRT ALIPTA nous proposons d'une part de relever le niveau d'abstraction des descriptions en introduisant la notion de composant virtuel comportemental et d'autre part de générer un coeur d'IP RTL en synthétisant sous contraintes d'intégration sa description comportementale à l'aide d'outils de synthèse haut niveau. Dans cet article nous rappelons brièvement le flot de conception système. Nous présentons les phases d'analyse garantissant la faisabilité de la synthèse en fonction des contraintes algorithmiques de l'IP et d'intégration et abordons la modélisation de l'ensemble de contraintes. Nous présentons ensuite une expérience de réutilisation de composants virtuels pour le traitement de l'image avec un quantificateur initialement connecté à une DCT puis à une TO. Nous comparons les résultats obtenus en appliquant une méthode classique d'intégration de composant virtuel au niveau RTL par synthèse d'un wrapper avec la méthode proposée
