We present in this paper the design and the implementation of the optimized Canny-Deriche edge detector.
After a brief reminder of the filter's equations, we expose different techniques to speed up the sampling rate of the IIR filter . In
particular, to improve throughput rate of the IIR filter, we present a look-ahead with a decomposition technique . This method leads
us to design a first chip, which performs over 20 Mhz sampling rate with a silicon area of 60 mm2 . Using a local register retiming
method, we have designed a second circuit, which is able to process a pixel in 33 MHz with a silicon area of 30 mm 2 . These two
approaches are compared . This work leads us to an ASIC designed in a CMOS 1 p,m technology and succesfully tested .Nous présentons dans cet article l'implantation d'un processeur dédié intégrant le détecteur de contours de Canny-Deriche optimisé. Après un bref rappel des équations du filtre, nous exposons différentes techniques d'accélération des filtres récursifs et notamment une technique d'accélération de calcul par anticipation. Cette méthode nous a amené à la conception d'un premier circuit dont la fréquence de fonctionnement est de l'ordre de 20 Mhz pour une surface de silicium de 60 mm2. En utilisant une méthode de redistribution locale des registres, nous avons réalisé un second circuit, capable de traiter un pixel à une fréquence de 33 MHz pour une surface en silicium inférieure à 30 mm2. Les deux approches sont alors comparées. Cette étude a conduit à la fabrication d'un processeur dédié réalisé en technologie CMOS 1μm, et testé avec succès
