This paper discovers synchronization of output signals when output signal of a 2nd-order ΔΣ modulator inputs to another ΔΣ modulator. This synchronization is appeared by initial value of a integrator. The initial value of another ΔΣ modulator inputting signal that is outputted by the ΔΣ modulator effects synchronization. This synchronization phenomenon is appeared only when thefirst ΔΣ modulator is second order. When feedback gains of the each ΔΣ modulator are somewhat different, synchronization phenomenon is observed.Key Words : ΔΣ modulator, synchronization, Initial Valu

石間 泉

Hosei University Repository

ΔΣ型変調器における同期現象に関する研究著者 石間 泉出版者 法政大学大学院理工学・工学研究科雑誌名 法政大学大学院紀要. 理工学・工学研究科編巻 58発行年 2017-03-31URL http://hdl.handle.net/10114/13517法政大学大学院理工学・工学研究科紀要 Vol.58(2017年 3月）                   法政大学  ΔΣ型変調器における同期現象に関する研究  A Study on Synchronization Phenomenon of ΔΣ Modulators  石間 泉 Izumi ISHIMA  指導教員 安田 彰  法政大学大学院理工学研究科電気電子工学専攻修士課程  This paper discovers synchronization of output signals when output signal of a 2nd-order ΔΣ modulator inputs to another ΔΣ modulator. This synchronization is appeared by initial value of a integrator. The initial value of another ΔΣ modulator inputting signal that is outputted by the ΔΣ modulator effects synchronization. This synchronization phenomenon is appeared only when the first ΔΣ modulator is second order. When feedback gains of the each ΔΣ modulator are somewhat different, synchronization phenomenon is observed. Key Words : ΔΣ modulator, synchronization, Initial Value   １． はじめに ΔΣ 型変調器はオーバーサンプリングによる信号帯域内の量子化雑音のパワースペクトル密度の低減と量子化雑音に周波数特性をもたせて量子化誤差のパワースペクトル密度の低減を実現する AD/DA変換器である.この特徴から ΔΣ 型変調器は通信やオーディオの分野で広く活用される. また,工学の分野では同期現象と呼ばれる現象がみられる.具体的には,自励発振器に外部信号を強制注入することにより発振器が外部信号に同期する注入同期(injection locking)と呼ばれる現象などがある[1].このような同期現象は通信分野において活用されている. 本稿では,2 つの ΔΣ 型変調器を直列につないだ際のそれぞれの ΔΣ 型変調器の出力の同期現象について考察する.  ２． ΔΣ型変調器 高次 ΔΣ 型変調器のブロック図を図 1 に示す.    図 1 高次 ΔΣ 型変調器のブロック図  ΔΣ 型変調器は積分器と量子化器,フィードバック回路から構成される.積分器には入力と量子化器の出力の差分の値,すなわち量子化誤差が積分器に入力されて積分される.そして,この量子化誤差を補正するように次の量子化器の出力が決定されるため量子化誤差が 0 に近づくように ΔΣ 型変調器は動作し続ける. ΔΣ 型変調器は,積分器の個数が 1 つで構成される ΔΣ型変調器を 1 次 ΔΣ 型変調器,積分器の個数が 2 つで構成される ΔΣ 型変調器を 2 次 ΔΣ 型変調器と呼ぶ.すなわちn個の積分器で構成された ΔΣ型変調器は n次 ΔΣ型変調器となる. ΔΣ型変調器の入力信号を X(z),出力信号を Y(z),量子化器によって生じる量子化誤差を Q(z)としたとき,ΔΣ 型変調器の伝達関数は以下のように表される.  )1()()1()()( 1 　　　　 zQzzXzzY nn     (1)式より,入力信号は n クロック遅延されて出力される.量子化誤差 Q(z)は nz )1( 1 倍されて出力される.ここで,周波数領域で考えると )1( 1 z は  )2(1 1 　　　　　　　　　　　　　　 Tz     となるため周波数が高くなるにつれて量子化誤差 Q(z)が大きくなることがわかる.さらに n 次 ΔΣ 型変調器では,(2)式の n 乗となるため次数大きくなるにつれて量子化誤差は周波数に対応して急峻に変化する. 周波数領域において 1次ΔΣ型変調器の場合は 20[dB/decade],2次ΔΣ型変調器の場合は 40[dB/decade],3 次 ΔΣ 型変調器の場合は 60[dB/decade]の傾きをもつ.このようにΔΣ型変調器は量子化誤差に傾きをもたせることができ,この特性をノイズシェーピング特性と呼ぶ. 高次 ΔΣ 型変調器は急峻なノイズシェーピング特性をもたせることができる一方で,安定性の問題が生じる.特に 3 次以上の ΔΣ 型変調器では ΔΣ 型変調器の極を z 平面上の原点以外の単位円内に配置されるよう係数の設定を行う必要がある. 図 2 に 1 次 ΔΣ 型変調器, 2 次 ΔΣ 型変調器, 3 次 ΔΣ 型変調器の FFT 結果をそれぞれ示す.   図 2  ΔΣ 型変調器の FFT 結果(1 次,2 次,3 次 ΔΣ 型変調器)  ３． 提案する ΔΣ型変調器を用いた同期回路 2つの 2次ΔΣ型変調器を直列に接続した回路を図 3 に示す.ここで,2つのΔΣ型変調器について外部から信号が入力される側の ΔΣ 型変調器を 1 段目 ΔΣ 型変調器,1 段目ΔΣ型変調器の出力を入力信号とする側を 2段目ΔΣ型変調器と表す.また 2 段目 ΔΣ 型変調器を構成する 2 つの積分器の前段側を Integrator1,後段側を Integrator2 と表す.フィードバックゲインについては,1 段目 ΔΣ 型変調器のフィードバックゲインを Gain1,2 段目 ΔΣ 型変調器のフィードバックゲインを Gain2 と表す.   図 3 提案する回路  ４． シミュレーション結果 （１）ΔΣ 型変調器の同期現象 MATLAB/Simulink R2016b により,表 1 の条件でシミュレーションを行なった.図 3のOUT1とOUT2のそれぞれ FFT の結果を図 4 に示す.また,OUT1,OUT2 のそれぞれの時間軸波形の結果を図 5 に示す.  表 1 シミュレーション条件     図 4 FFT 結果    図 5 時間軸波形 図 4 および図 5 より OUT1 と OUT2 は 2 クロック遅延して同期していることがわかる.2 クロック遅延しているのは,2 次 ΔΣ型変調器を使用しているからであると考えられる. また,2 段目 ΔΣ 型変調器の量子化器の入力信号の時間軸波形図 6 に示す.量子化器の入力信号は量子化誤差である.図 6 より同期現象がみられる場合,量子化誤差が 0になることがわかる.    図 6 量子化器の入力信号  （２）積分器の初期値と同期現象の関係 表 1 のシミュレーション条件から図 3 に Integrator1 と示した積分器の初期値を 0 から 210 に変更しシミュレーションを行なった.OUT1,OUT2 の FFT の結果を図 7 に,時間軸波形の結果を図 8 に示す.   図 7 FFT 結果(Integrator1 の初期値 210)   図 8 時間軸波形(Integrator1 の初期値 210)  図 7 および図 8 より積分器の初期値を変更した際にOUT1,OUT2 の同期現象がみられなくなった.すなわち,この同期現象は ΔΣ 型変調器を構成する積分器の初期値 に影響されることが考えられる. 表 2 に表 1 のシミュレーション条件から積分器Integrator1 および Integrator2 の値を 0,2,…216に変更した際にOUT1とOUT2が同期する場合には”〇”,同期しない場合には”×”で表した表を示す.  表 2 積分器の初期値と同期現象の関係    表 2 よりこの同期現象は積分器 Integrator1 の初期値が0 の場合にみられ,積分器 Integrator2 の初期値は同期現象に影響を及ぼさないことがわかる. （３）ΔΣ型変調器の次数と同期現象の関係 表 1 のシミュレーション条件で 1 段目・2 段目の ΔΣ 型変調器の次数を 2 または 3 に変更してシミュレーションを行なった.シミュレーション結果について,ΔΣ 型変調器の次数と同期現象の関係について表 3 に示す.なお,OUT1と OUT2 が同期した際には”〇”,同期しない場合には”×”で示している. また,1 段目 ΔΣ 型変調器の次数を 3,2 段目 ΔΣ 型変調器の次数を 2 とした場合の FFT 結果を図 9 に, 1 段目 ΔΣ 型変調器の次数を 2,2段目ΔΣ型変調器の次数を 3とした場合の FFT 結果を図 10 にそれぞれ示す.  表 3 次数と同期現象の関係    図 9 FFT 結果(1 段目 3 次,2 段目 2 次)   図 10 FFT 結果(1 段目 2 次,2 段目 3 次)  表 3 および図 10 より ΔΣ 型変調器の 2 段目の ΔΣ 型変調器を 3 次 ΔΣ 型変調器にした際に同期しなかった.すなわち,この同期現象は 2 段目の ΔΣ 型変調器の次数が 2 の場合のみにみられることがわかる. （４）フィードバックゲインと同期現象の関係 表 1 のシミュレーション条件で図 3 のフィードバックゲイン Gain1 および Gain2 を 1.9,2,2.1,2.2 と変更させシミュレーションを行なった.この場合のフィードバックゲインと同期現象についての関係を表 4 に示す. なお,OUT1 と OUT2 が同期した際には”〇”,同期しない場合には”×”で示している. また,Gain1 の値を 2,Gain2 の値を 2.1 とした場合のOUT1,OUT2 の FFT 結果を図 11 に,OUT1 と OUT2 の時間波形を図 12 に示す.  表 4 フィードバックゲインと同期現象の関係    図 11 FFT 結果(Gain1 = 2, Gain2 = 2.1)   図 12 時間軸波形(Gain1 = 2, Gain2 = 2.1)  表 4 より 2 段目の ΔΣ 型変調器のフィードバックゲインの値を 2.1 へ変更した場合にも同期現象がみられた.  ５． まとめ 本稿では,2 つの 2 次 ΔΣ 型変調器を直列に接続した回路について,2 つの ΔΣ 型変調器の出力がそれぞれ 2 クロック遅延して同期することをシミュレーションにより確認した.この同期現象は,ΔΣ 型変調器の出力信号を入力信号とする側の ΔΣ 型変調器の構成に依存する. 具体的には,ΔΣ 型変調器を構成する前段の積分器の初期値が 0より大きくなると同期しなくなる.また,2 次 ΔΣ 型変調器から 3 次 ΔΣ 型変調器に変更した際にも同期現象がみられなかった.フィードバックゲインの係数に関しても,理想係数から数値を多少変更した際にも同期現象がみられたが数値を理想係数から離れていくにしたがって同期現象がみられなくなった.  謝辞：本研究を進めるにあたり，多くのご指導と助言をしていただいた法政大学理工学部安田彰教授に深く感謝申し上げます.また,本研究にご協力いただいた安田研究室の皆様にもこの場をお借りして感謝申し上げます．   参考文献 1)田中 久陽 : 注入同期の物理限界, 応用数理, vol24(3), pp.103-109, Sep, 2014 2)Richard Schreier, Gabor C. Temes 著, 和保 孝夫, 安田 彰 監訳 : ΔΣ 型アナログ/デジタル変換器入門, 丸善出版, 2007 3)安田 彰, 岡村 喜博 : ハイレゾオーディオ技術読本,オーム社, 2014 

ΔΣ型変調器における同期現象に関する研究

https://hosei.repo.nii.ac.jp/?action=repository_action_common_download&item_id=14168&item_no=1&attribute_id=22&file_no=1

ΔΣ型変調器における同期現象に関する研究

Abstract

Similar works

Full text

Available Versions

Hosei University Repository