Boschi, Valerio

La collaborazione italo-francese VIRGO si propone l’osservazione della debole interazione delle onde gravitazionali con la materia attraverso l’uso di un interferometro di Michelson i cui specchi terminali sono sostituiti da cavità Fabry-Perot di 3 km di lunghezza.
L’eccezionale livello di isolamento sismico richiesto ha reso necessario lo sviluppo di un complesso dispositivo meccanico dedicato: il superattenuato- re (SA). Esso, attraverso una serie di filtri passivi in cascata, riesce a limitare efficacemente la densit`a spettrale dello spostamento residuo dello specchio a circa 10−18 m /√Hz a 4 Hz.
A frequenze inferiori tuttavia intervengono i modi normali del SA stesso causando uno spostamento residuo molto più grande (0.1 mm rms) di quello richiesto (10−12 m rms di massima oscillazione dello specchio) per mantenere l’interferometro nel punto di lavoro. Il problema viene risolto usando un sistema di controllo digitale multidimensionale che agisce gerarchicamente sul punto di sospensione del pendolo invertito (damping inerziale), sull’ulti- mo stadio che sorregge lo specchio, detto marionetta, e sullo specchio stesso attraverso una massa di riferimento. A tal fine sono presenti sul SA sensori di posizione (LVDT), di accelerazione ed attuatori elettromagnetici.
I segnali provenienti dai sensori, quantizzati a 16 bit, giungono ad un circuito di elaborazione digitale nel quale, al fine di smorzare le risonanze presenti nella funzione di trasferimento del SA, si implementano filtri numerici in cascata. Le sequenze filtrate, convertite in segnali analogici da un DAC a 20 bit, vengono quindi inviate agli attuatori che operano fisicamente le correzioni sul SA. Le caratteristiche dell’unità di elaborazione presente nel circuito hanno conseguenze decisive sulle prestazioni del sistema di controllo: in particolare, per un filtro digitale, le risoluzioni con cui `e possibile posizionare un polo o uno zero e con cui è possibile definire il relativo fattore di qualità, crescono linearmente con la precisione numerica disponibile.
Il processore attualmente usato nel controllo locale di Virgo è il Motorola DSP96002. Esso appartiene ad una vasta classe di elaboratori, detti DSP, che, grazie ad un’architettura con spazi di memoria separati per istruzioni e dati e ad un’unità aritmetica non pipe-lined, sono ottimizzati per l’esecuzione di algoritmi di elaborazione digitale del segnale. Oltre a possedere prestazioni più elevate nell’elaborazione numerica rispetto ai processori tradizionali, i DSP consentono una completa prevedibilità dei tempi di calcolo. Questa è un requisito fondamentale per un sistema in tempo reale qual è il controllo del SA. La violazione dei vincoli temporali presenti nell’interferometro può avere conseguenze critiche sulla stabilità del sistema compromettendo il funzionamento dell’intero strumento.
Sebbene il sistema attuale consenta di ottenere notevoli livelli di attenuazione (da 10−4 m a 10−7 m rms di spostamento dello specchio a 0.3 Hz), la crescita della potenza di calcolo dei DSP nell’arco di quasi 10 anni dal progetto originario da l’opportunità di migliorare ulteriormente le prestazioni del controllo ed estenderne le applicazioni.
L’oggetto di questa tesi è lo sviluppo di un circuito per l’elaborazione digitale del segnale che costituisca l’evoluzione di quello attualmente usato in Virgo. La progettazione elettronica è stata effettuata facendo uso di software CAD. Il processore scelto è l’ADSP21160N della Analog Devices. Esso appartiene alla famiglia dei DSP SHARC e possiede tre bus e tre unità logiche separate per la gestione di istruzioni, dati e I/O. Vi sono inoltre 2 unità di calcolo che consentono al processore di eseguire numerosi algoritmi tipici dell’elaborazione del segnale in modalità SIMD (Singola Istruzione Molteplici Dati). In tale modalità entrambe le unità di calcolo eseguono la stessa istruzione ma su dati differenti incrementando così le prestazioni. A differenza del sistema attuale, è stata scelta una configurazione multiprocessore che fa uso di 6 DSP. La potenza di calcolo complessiva prevista è di 3.4 GigaFLOPS di picco da confrontare con gli attuali 90 MegaFLOPS. Oltre alle unità di elaborazione sono previsti 512 MB di memoria dinamica (SDRAM), 4 MB di memoria statica (ZBT), e 256k x 36 bit di memoria Dual-Port. E’ inoltre previsto l’uso di due logiche programmabili (FPGA) che consentono al circuito di gestire le memorie e di interfacciarsi con il re- sto dell’elettronica dell’esperimento, attraverso i bus usati in Virgo (VME, VBeX, VSB), e con un qualsiasi PC, attraverso il comune bus PCI.
La notevole potenza di calcolo ottenibile dal sistema progettato potrebbe consentire di estendere il campo di applicazioni del controllo del SA anche ad altri sottosistemi dell’interferometro e all’analisi dei dati prodotti dall’esperimento. Si potrebbero inoltre sviluppare algoritmi più elaborati per il controllo, usando ad esempio metodi multivariabile (filtri di Kalman, tecnica LQG), incrementandone così le prestazioni

Sviluppo di un circuito per l\u2019elaborazione digitale dei segnali dedicati al controllo delle sospensioni di Virgo

Abstract

Similar works

Full text

Available Versions

Electronic Thesis and Dissertation Archive - Università di Pisa