使用双程序计数器计算待处理指令地址的系统

Abstract

本发明公开了一种使用双程序计数器计算待处理指令地址的系统,包括第一程序计数器模块、指令译码单元、执行单元、存储单元、写回单元和链接寄存器;其中,所述写回单元包括第二程序计数器模块,所述第一程序计数器模块为系统取指令功能模块,所述第二程序计数器模块为写回级程序计数器模块,实现下一条待完成指令的地址计算。本发明通过写回单元中的第二程序计数器模块,可以在中断控制或异常处理中中为中断控制器或者异常处理提供精确的无需处理的返回地址,确保精确返回地址的正确唯一性,简化了一般设计中的中断程序与异常处理程序的返回程序,缩短中断异常处理的时间