Dalam sistem komunikasi dari satelit ke stasiun bumi terdapat beberapa blok penyusun agar sistem dapat berjalan dengan baik, dan salah satunya adalah blok pengkodean kanal di sisi satelit. Pada blok pengkodean kanal berisi metode penambahan simbol parity (codeword) ke dalam data saat proses pengiriman dengan tujuan meningkatkan kemampuan koreksi kesalahan data yang akan diterima. Jenis pengkodean kanal yang digunakan adalah Reed Solomon code (255,239) yang dirancang dengan menggunakan bahasa pemrograman VHDL melalui software Quartus II, dan diimplementasikan pada hardware FPGA menggunakan Altera DE1 board. Informasi yang ditransmisikan berupa data citra dengan format file JPEG. File citra yang terdapat di komputer dikirim secara serial dari console terminal emulator menuju FPGA yang berisi program encoder, sehingga di dalam FPGA inilah terjadi proses pengkodean data. Data citra yang dikirim adalah data berkapasitas 68,1 KB. Namun secara implementasi hasil pengkodean berupa penambahan codeword tidak dapat diamati langsung, melainkan hanya bisa diamati melalui simulasi. Namun akibat yang ditimbulkan dari penambahan codeword adalah Perubahan warna yang terjadi pada citra yang telah dikodekan Hasil simulasi dari pengkodean Reed Solomon (255,239), berupa 16 byte codeword (16 simbol) yang disisipkan dibelakang urutan symbol informasi sebanyak 239 byte
