Байда, Н. П.

Хилажев, Е. Б.

Electronic archive of Tomsk Polytechnic University

И З В Е С Т И ЯТОМСКОГО ОРДЕНА ОКТЯБРЬСКОЙ РЕВО ЛЮ Ц И ИИ ОРДЕН А  ТРУДОВОГО КРАСНОГО ЗНАМЕНИПОЛИТЕХНИЧЕСКОГО ИНСТИТУТА им. С. М. КИРОВАТом 246 1974ДВОИЧНО-ДЕСЯТИЧНЫЙ СУММАТОР-ВЫЧИТАТЕЛЬ ДЛЯ СИСТЕМ АВТОМАТИЧЕСКОГО КОНТРОЛЯН. П. БАИДА, Е. Б. ХИЛАЖЕВ(Представлена кафедрой вычислительной техники)В современных системах автоматического контроля (САК) все более широкое применение находят специализированные вычислитель­ные устройства (СВУ), позволяющие оптимизировать процесс контроля, производить самоконтроль CAK и определять будущее состояние конт­ролируемого объекта [1*“3]. Обычно такие СВУ работают в коде 8421 и содержат в качестве основного арифметического узла двоично­десятичный сумматор. При этом для выполнения операций десятичного вычитания и деления необходимо получить дополнительный код вычи­таемого.Однако операция получения дополнения в коде 8421 не сводится к простому инвертированию прямого кода вычитаемого с добавлением единицы в младшем разряде как в двоичном коде, а является более сложной. Для преобразования прямого десятичного кода 8421 в допол­нительный нужно каждую десятичную цифру заменить ее дополнением до девяти и прибавить в младшем разряде единицу. Время получения дополнения в коде 8421 при последовательной работе арифметического устройства (АУ) равно времени сложения двух чисел, причем сумму при сложении дополнительных десятичных кодов необходимо корректи­ровать как и при сложении прямых кодов. В результате при десятичном вычитании в известных СВУ нужна дополнительная операция получе­ния дополнения, которая удлиняет цикл вычитания в два раза и уменьшает быстродействие АУ. Операцию получения дополнения мож­но исключить, если применить в СВУ в качестве основного арифмети­ческого узла двоично-десятичный сумматор-вычитатель, функциональ­ная схема которого приведена на рис. 1.Двоично-десятичный сумматор-вычитатель (ДСВ) содержит комби­национный двоичный сумматор-вычитатель 1 для образования первона­чальной нескорректированной суммы (разности), линии задержки 2, 3 для задержки информации на один такт, сдвиговый регистр 4 на четыре двоичных разряда, который используется в качестве линии задержки для улавливания момента начала коррекции, дешифратор 5 для формирования сигнала необходимости коррекции, триггер 6, запомина­ющий сигнал необходимости коррекции, схемы совпадения 7—IO1 кото­рые служат для стробирования сигналов, схему «ИЛИ» и комбина­ционный двоичный сумматор-вычислитель 12, идентичный еумматору- вычитателю 1 и служащий для коррекции первоначальной суммы (разности).4. Известия ТГТІІ, т. 246. 49Для работы ДСВ необходимы синхронизирующие импульсы (такты) Cl, C2, C3, C4 (рис. 2), совпадающие с четвертым, третьим, вторым и первым разрядами тетрады соответственно, и управляющие импульсы Я] и M2.Рис. 1. Функциональная схема двоично-десятич­ного сумматора-вычитателя:1, 12  — комбинационные двоичные сѵмматоры-вычитатели; 2 , 3  — линии задержки; 4 — сдвиго­вый регистр; 5 — дешифратор; 6  — триггер; 7— 10  — схемы совпаденияНа схему поступают числа А и В в коде 8421, последовательно, младшими разрядами вперед, сигнал «режим работы» (при сложении R =  1, при вычитании R =  0), синхронизирующие и управляющиеимпульсы. На входе ДСВ получается сум'ма (раз­ность) W =  А ±  В в коде 8421.При сложении (вычита­нии) чисел в коде 8421 воз­ник аст необходи м ость кор - рекции первоначальной сум­мы (разности). При после­довательной работе устрой. Рис. 2. Основные временные соотношения работы ства суммы, большие девяти, ДСВ должны быть представленыв виде одного переноса де­сятка в старший разряд и остатка в двоично-десятичном коде. Все воз­можные случаи двоичных сумм, больших девяти, и их требуемые пред­ставления собраны в таблице.Если состояние триггеров в двоичных разрядах характеризовать символами Xi (i =  I, 2 ,...5), то в терминах алгебры Буля условие необходимости исправления результата может быть записано в видеК  — X h +  X a (X 3 -}- X 2), (1 )гдеК — сигнал коррекции;X5 — двоичный перенос в старшую тетраду при сложении или заем из старшей тетрады при вычитании.В предлагаемом устройстве коррекция осуществляется путем прибавления кода 0110 к первоначальной сумме при сложении или 50путем вычитания кода 0110 из первоначальной разности при вычитании на втором двоичном сумматоре-вычитателе.Работа комбинационного двоичного сумматора-вычитателя опи­сана в [14]. На входы 13 и 14 двоичного сумматора-вычитателя 1 поступают числа A w B a  коде 8421 младшими разрядами вперед и на'Т а б л и ц а  1Исправление промежуточных суммПромежуточный результат Исправленный результат*5 *4 *3 X 2 A 1 *5 A 4 *3 Ar2 X 1-10 0 1 0 1 0 1 0 0 0 011 0 1 0 1 1 1 0 0 0 112 0 1 1 0 0 1 0 0 1 013 0 1 1 0 \ 1 0 0 1 114 0 1 1 1 0 1 0 1 0 015 0 1 1 1 1 1 0 1 0 116 1 0 0 0 0 1 0 1 1 017 1 0 0 0 1 1 0 1 1 118 1 0 0 1 0 1 1 0 0 019 1 0 0 1 1 1 0 0 1вход 15, сигнал «режим работы» R. На выходе сумматора-вычитателя / образуется двоичная сумма (разность) по формулеW k• =  Pk- i (ак Ьк +  акЪк) +  Я _ і  (ак Ьк +  акЪк),где Wk- — двоичный разряд суммы (разности); а к и Ьк — двоичные разряды чисел А и В соответственно;Рк-х — перенос из предыдущего двоичного разряда при сложе­нии или заем в предыдущий двоичный разряд при вычи­тании.Сигнал переноса в старший двоичный разряд при сложении или заем из старшего двоичного разряда при вычитании образуется по формулеP k' =  R [ак Ьк +  (ак +  Ьк) Р к-\\ +  R \ак Ьк (а к Ьк +  а к Ьк) Рк—і], (3)гдеR =  1 при сложении,R =  O при вычитании.Сигнал двоичного переноса (заема) P k' через линию задержки 2 и схему собирания поступает на вход 16 двоичного сумматора-вычи­тателя 1 для суммирования со следующим двоичным разрядом в соот­ветствии с формулой (2) и на дешифратор 5 для формирования сигнала коррекции. Нескорректированная двоичная сумма (разность) Wr по­ступает с выхода сумматора-вычитателя 1 через сдвигающий регистр 4 на вход 13 сумматора-вычитателя /2, для алгебраического суммиро­вания с корректирующим кодом 0110.С выходов триггеров сдвигового регистра 4 сигналы подаются на дешифратор 5, который формирует сигнал необходимости коррекции К  по формуле (1). Сигнал необходимости коррекции К  через схему сов­4*. 51падения 8, стробируемого управляющим импульсом M2t устанавливает триггер 6 в «1», и одновременно сигнал К через схему совпадения 7, стробируемую импульсом M2y и схему «ИЛИ» подается на вход сумматора-вычитателя /, осуществляя десятичный перенос в старшую тетраду. Через схему совпадения 9 , подготовленную по одному входу сигналом с единичного выхода триггера 6, на вход 14 сумматора-вычи­тателя 12 приходят синхронизирующие импульсы C2 +  C3, совпадаю­щие с третьим и вторым разрядом тетрады соответственно. Управляю­щим импульсом Яі триггер 6 сбрасывается и при отсутствии сигнала К такты C2 +  C3 не пройдут через схему совпадения 9 на вход 14 сумматора-вычитателя 12. Таким путем формируется корректи­рующий код ОНО.Двоичный сумматор-вычитатель 12 осуществляет коррекцию пер­воначальной суммы (разности) Wf поступающей на его вход со сдви­гового регистра 4. При сложении происходит добавление к первона­чальной сумме кода ОНО, а при вычитании — вычитание из первона­чальной разности кода ОНО. Работа сумматора-вычитателя 12 аналогична работе сумматора-вычитателя 1. Двоичный перенос (заем) P f задержанный на один такт линией задержки 3f добавляется к сле­дующему двоичному разряду тетрады. Десятичный перенос между тет­радами при добавлении кода ОНО запрещается схемой совпадения 10. На выходе сумматора-вычитателя 12 образуется правильная сумма (разность) Щ в коде 8421.Так как для коррекции при вычитании и сложении в ДСВ исполь­зуется один корректирующий код, то ДСВ сложнее двоично-десятично­го сумматора только за счет добавления оборудования для реализации логики заема при вычитании. Ho исключение операции получения дополнения при десятичном вычитании позволяет значительно упро­стить схему управления АУ.Поэтому применение двоично-десятичного сумматора-вычитателя в качестве основного арифметического узла в системах автоматического контроля позволяет увеличить скорость выполнения операций десятич­ного вычитания и деления при одновременном уменьшении объема используемого оборудования.ЛИТЕРАТУРА1. В. В. С о м и к ,  Н.  Г. К о н ь к о в .  Автомат проверяет самолет и ракету. М., Воениздат, 1967.2. М. Д. Л е б е д е в .  Состояние и развитие автоматических систем контроля. М., «Энерігая», 1968.3. «Электроника» (пер. с англ.), № 18, т. 40, 1967.4. Авторское свидетельство, № 174 438, кл. 42т; 14оз

Двоично-десятичный сумматор-вычитатель для систем автоматического контроля

Abstract

Similar works

Full text

Available Versions

Electronic archive of Tomsk Polytechnic University