Questions of the Reed-Solomon decoder implementation taking into account the FPGA architecture properties are considered. The designed high-speed Reed-Solomon decoder can be utilized in telecommunications and data storing arrays.Рассматриваются вопросы реализации декодера Рида-Соломона с учетом архитектурных особенностей программируемых логических интегральных схем (ПЛИС). Разработанный с учетом этих особенностей быстродействующий декодер Рида-Соломона может найти применение в телекоммуникациях и системах хранения данных

Лепеха, В. Л.

Лесик, Т. М.

Франко, Р. А.

Electronic Archive of Kyiv Polytechnic Institute

 УДК 681.322  ЛЕПЕХА В.Л., ЛЕСИК Т.М.,  ФРАНКО Р.А.  РЕАЛИЗАЦИЯ ДЕКОДЕРА РИДА-СОЛОМОНА В ПЛИС  Рассматриваются вопросы реализации декодера Рида-Соломона с учетом архитектурных осо-бенностей программируемых логических интегральных схем (ПЛИС). Разработанный с учетом этих особенностей быстродействующий декодер Рида-Соломона может найти применение в телекоммуни-кациях и системах хранения данных.  Questions of the Reed-Solomon decoder implementation taking into account the FPGA architecture properties are considered. The designed high-speed Reed-Solomon decoder can be utilized in telecommuni-cations and data storing arrays.  Введение Современные технологии хранения и пе-редачи данных невозможны без адекватных средств их защиты от потерь. Одним из наи-более эффективных методов помехоустой-чивого кодирования данных является метод Рида-Соломона [1]. При этом декодирование кодов Рида-Соломона представляет собой решение сложной неоднородной математи-ческой задачи с применением нестандартной арифметики полей Галуа. В результате этого, программная реализация декодера Рида-Соломона, как правило, имеет низкую ско-рость реализации. Поэтому в подавляющем числе случаев такой декодер реализован ап-паратно в виде спецвычислителя. Применение программируемых логичес-ких интегральных схем (ПЛИС) дает возмо-жность в сжатые сроки с минимальными за-тратами разработать сложную систему на кристалле (СНК). Реализация декодера Рида-Соломона в ПЛИС дает возможность разра-батывать на его основе новые СНК для таких приложений, как сохранение баз данных бо-льшого объема, прием и передача спутнико-вых, мультимедийных и телевизионных сиг-налов и многие другие.   Такая реализация СНК в ПЛИС дает воз-можность перенастраивать устройство на различные стандарты кодирования инфор-мации, его модернизировать без изменения схемы, изменять длину посылок, количество исправляемых ошибок и т.п. При этом элементный базис ПЛИС суще-ственно отличается от базиса заказной СБИС. Это приводит к тому, что блоки, раз-работанные для СБИС, будут реализованы в ПЛИС неэффективно.  В статье исследуются вопросы реализации алгоритма Рида-Соломона с учетом эле-ментного базиса современных ПЛИС, воз-можностей перенастройки алгоритма. В ка-честве изменяемых параметров декодера вы-ступает длина кодированного слова, количе-ство исправляемых ошибок, характеристиче-ский полином поля Галуа.   Алгоритм декодирования Рида-Соломона  Декодирование кодов Рида-Соломона представляет собой довольно сложную зада-чу. Типовая схема декодирования, получив-шая название авторегрессионого спектраль-ного метода декодирования, состоит из сле-дующих шагов [2, 3]. −  прием закодированного кадра  − вычисления синдрома ошибки (синдро-мный декодер); −  построения полинома ошибок, осущес-твляемое либо с помощью высокоэффектив-ного, но сложного алгоритма Берлекэмпа-Месси, либо посредством простого, но мед-ленного Евклидового алгоритма; −  нахождения корней полинома ошибок, которое обычно выполняется перебором (ал-горитм Ченя); − определения характера ошибки, сводя-щееся к построению маски, вычисляемой на основе обращения алгоритма Форни или другого алгоритма обращения матрицы; − исправления ошибочных символов пу-тем наложения маски на информационное   Реализация декодера Рида-Соломона в ПЛИС 2слово и последовательного инвертирования всех искаженных бит  операцией XOR. Структурная схема такого алгоритма представлена на рис. 1.                  Выбор элементной базы Анализ вышеприведенного алгоритма  показывает, что основными операциями яв-ляются векторное умножение, деление и воз-ведение в степень в поле Галуа. Это  доволь-но трудоемкие операции, особенно воз-ведение в степень и деление, так как они вы-полняются в нестандартной системе счисле-ния. Отметим, что в большинстве стандарт-ных декодеров, как и в примерах ниже,  вы-числения выполняются в поле Галуа GF(28).   Ниже будет приведено сравнение реали-зации декодера на обычном микропроцессо-ре и ПЛИС. Базовая операция умножения A = B*C может быть выполнена на специали-зированном комбинационном умножителе чисел Галуа, который имеет сравнительно большие аппаратные затраты. Кроме того, для возведения в т-ю степень необходимо более log2m умножений, а для деления – 16 умножений [1]. Если выполнять вычисления с помощью таблиц, то как умножение, так и другие операции можно выполнять сущест-венно быстрее. Тогда вычисление операции умножения имеет следующий вид при запи-си на языке VHDL: B0 = tabl0(B) -- выбор операнда из таблицы  С0 = tabl0(С) -- выбор операнда из таблицы A0 = B0 + C0  -- суммирование в G2^8  A = tabl1(A0) -- выбор операнда из таблицы Здесь tabl0 и tabl1 − таблицы логарифмов и антилогарифмов чисел в поле Галуа разме-ром 256 входов. Как видим, операция умно-жения будет происходить за 4 макрокоман-ды, а с учетом организации микропроцессора – за 10 – 15 команд. Учитывая, что, напри-мер, для исправления 8 ошибок (часто встре-чаемый случай) требуется умножение векто-ров с 16 элементами, такая векторная опера-ция может занять 160 – 240 тактов работы микропроцессора.  При реализации на ПЛИС эти операции можно распараллелить. Современные ПЛИС имеют довольно большое количество неза-висимых блоков памяти, что позволяет сде-лать такое векторное умножение за  1 – 3 та-кта. Кроме того, возможны и другие способы ускорения вычислений, которые, в совокуп-ности, дают возможность значительно уско-рить реализацию алгоритма.  Исходя из этих рассуждений, сделан вы-вод о целесообразности реализации декодера Рида-Соломона на ПЛИС с арифметикой, реализованной на таблицах.  Реализация декодера Как было указано выше, основная опера-ция данного алгоритма – векторное умноже-ние в поле Галуа. Реализация умножителя выполняющего операцию умножение (деле-ния) в G8 за 2 такта показана ниже:  d0<=conv_std_logic_vector(rom1(conv_integer(a)),8);  d1<=conv_std_logic_vector(rom1(conv_integer(b)),8); sm1 <=ext(d0,9) + ext(d1,9) + 1        when m_d = '0' else ext(d0,9) - ext(d1,9) - 0; b1 <= not (m_d xor sm1(8));   sm2 <= sm1 - ext(('0' & b1),9);   process(clk,rst) begin   if rst = '1' then    sm <= (others => ‘0’)'; elsif clk = '1' and clk'event then  sm <= sm2;   end if; end process;          a2 <= sm(7 downto 0);     d2<=conv_std_logic_vector(rom0(conv_integer(a2)),8); process(clk,rst) Рис.1. Алгоритм авторегрессионого спектрального декодера Рида-Соломона Декодер синдрома  Локатор ошибок Вычислитель корней полинома Характер  ошибки Коррек-ция кода Входной пакет Пакет со скорректи-рованной ошибкой Прием кода begin   if rst = '1' then    z0 <= '0'; elsif clk = '1' and clk'event then  if a = x"00" or b = "00" then    z0 <= '1';  else    z0 <= '0';  end if;  end if; end process;  res <=  x"00" when (z0 = '1')  else  d2;   Здесь rom1 − двухпортовое ПЗУ таблицы логарифмов, а rom0 − ПЗУ антилогарифмов. Параметризированный векторный умно-житель имеет вид:    U_md: for i in 0 to G_range - 1 generate    mul : mul_g8   port map(  clk => clk,  rst => rst,    m_d => m_d,   a => a(i),  b => b(i),   res => c(i)       );   end generate;     Структурно декодер разбит на три блока, которые выполняют (см. рис.1): − прием кадра и нахождение синдрома ошибки. − определение характера ошибки и фор-мирование корректирующей маски; − коррекцию ошибки. Прием кадра длиной N слов осуществляе-тся в сдвиговый регистр. В дальнейшем эти данные участвуют в формировании синдро-ма ошибок, который вычисляется последова-тельно на одном умножителе и накапливаю-щем сумматоре. Результатом является синд-ром ошибок, на основании которого находи-тся полином ошибки.  Полином ошибки вычисляется с помощью алгоритма Берлекэмпа-Месси. Для этого ис-пользуется описанный выше векторный умножитель. После этого на том же вектор-ном умножителе реализуются алгоритм Ченя − для поиска корней данного полинома и ал-горитм Форни − для формирования коррек-тирующей маски. В оконечном блоке принятый кадр посло-вно корректируется путем суммирования с корректирующей маской. Все модули работают в старт-стопном ре-жиме (последующий модуль начинает рабо-тать по сигналу окончания работы предыду-щего модуля). Такая реализация позволяет  организовать конвейерную работу декодера, что может улучшить временную характерис-тику системы.  Модуль параметризирован для операций с байтовыми последовательностями (длина слова – 8 бит). В качестве параметров высту-пает количество исправляемых ошибок t (2 – 8 ошибок), длина кадра N (до 255 слов), по-рождающий полином.  Технические характеристики декодера Основной характеристикой декодера яв-ляется время выполнения операции декоди-рования. Поскольку аналитически представ-ление довольно сложное, покажем некото-рые данные полученные экспериментальным путем. В табл.1 указано количество тактов, необ-ходимых для выполнения декодирования, начиная от сигнала начала последовательно-сти, заканчивая, сигналом окончания работы, т.е. время выполнения операции декодиро-вания при различных параметрах. При этом возможность конвейерных вычислений не учитывается.  Табл. 1. Число тактов декодирования t Длина кадра N, слов 32 64 128 255 2 472 632 1012 1647 3 618 842 1290 2179 4 704 992 1568 2711 5 790 1142 1846 3243 6 876 1292 2124 3775 7 962 1442 2402 4307 8 1048 1592 2680 4839 Существенный рост времени декодирова-ния при увеличении количества исправляе-мых ошибок связан с тем, что при последо-вательном нахождении синдрома ошибки здесь используется только один умножитель. Можно ускорить эту операцию, используя векторный умножитель, за счет пропорцио-нального роста аппаратных затрат.  В табл. 2 указаны аппаратные затраты на декодер, параметризованный для различного числа исправляемых слов и длины пакета при его конфигурировании в ПЛИС Xilinx  серий Virtex-4 и Spartan-3Е. При этом в ячейках указано количество блоков памяти (BRAM) и количество конфигурируемых ло-гических блоков (CLB slices). Данные полу-чены при синтезе проекта декодера в среде ISE 9.2.    Реализация декодера Рида-Соломона в ПЛИС 4Табл. 2. Аппаратные затраты декодера t Длина кадра N, слов 32 64 128 255 2 8 1324 8 1399 8 1417 8 1567 3 11 1879 11 1882 11 1888 11 1998 4 14 2389 14 2546 14 2638 14 2755 5 17 3052 17 3086 17 3127 17 3196 6 20 3667 20 3714 20 3741 20 3941 7 23 4163 23 4204 23 4252 23 4327 8 26 4425 26 4663 26 4697 26 4712 Максимальная тактовая частота, с кото-рой работает декодер, определяет как его пропускную способность, так и возможности его внедрения в различных проектах СНК. В табл. 3 показана максимальная тактовая час-тота работы в различных ПЛИС фирмы Vir-tex.  Табл. 3. Максимальная тактовая частота декодера, МГц Серия ПЛИС N = 32, t=2 N =255, t = 8 Spartan 3 xc3s1500-5 74 66 Spartan 3E xc3s1200e-5 91 72 Spartan 3A xc3sd1800a-4 80 67 Virtex4 xc4vlx40-12 149 126 Virtex5 xc5vlx50-3 184 143 Как по тактовой частоте, так и по аппара-тным затратам синтезированный декодер со-ответствует лучшим мировым образцам де-кодеров Рида-Соломона, реализованным в ПЛИС.  Вывод Разработанный декодер Рида-Соломона, благодаря учету структурных свойств совре-менных ПЛИС, реализуется в них с высокой тактовой частотой при умеренных аппарат-ных затратах, которые сравнимы с парамет-рами лучших мировых образцов.  Вместе с тем, есть возможности сущест-венного улучшения декодера по увеличению быстродействия. Для этого нужно распарал-лелить процесс нахождения синдрома ошиб-ки, применяя векторный умножитель в поле Галуа. Также целесообразно увеличить так-товую частоту работы декодера при реализа-ции декодера в сериях ПЛИС Xilinx Spartan 3 и Altera Cyclone, которые .отличаются высо-ким отношением эффективность-цена.   Список литературы 1.  Вернер М. Основы кодирования. −М.: Техносфера. −2004. −288с. 2.  Касперски К. Могущество кодов Рида-Соломона или информация, воскресшая из пепла // Системный администратор. −2004. −с.88-94. 3.  Блейхут Р. Теория и практика кодов, контролирующих ошибки. −М.:Мир. −1986. −566с.  Поступила в редакцию 17.12.2009 

Реализация декодера Рида-Соломона в ПЛИС

Abstract

Similar works

Full text

Available Versions

Electronic Archive of Kyiv Polytechnic Institute