The subject of the article is about basic principles of creating scale transform circuits in voltage D/A (DAC) schemes for the binary-coded decimal numbers (BCD). Optimal transform circuits for BCD DAC was also given.Показываются основные принципы построения декодирующих сеток (ДС) для преобразователей код-напряжение (ПКН) двоично-десятичных систем счисления (ДДСС). Предложены оптимальные структуры декодирующих сеток для ПКН ДДСС

Воробйов, В. В.

Селиванов, В. Л.

Electronic Archive of Kyiv Polytechnic Institute

  УДК 681.3.053  CЕЛИВАНОВ В.Л., ВОРОБЙОВ В.В.  ОПТИМАЛЬНЫЕ СТРУКТУРЫ ДЕКОДИРУЮЩИХ СЕТОК ПРЕОБРАЗОВАТЕЛЕЙ КОД-НАПРЯЖЕНИЕ ДВОИЧНО-ДЕСЯТИЧНЫХ СИСТЕМ СЧИСЛЕНИЯ  Показываются основные принципы построения декодирующих сеток (ДС) для преобразователей код-напряжение (ПКН) двоично-десятичных систем счисления (ДДСС). Предложены оптимальные структуры декодирующих сеток для ПКН ДДСС.  The subject of the article is  about basic principles of creating scale transform circuits in voltage D/A conversion (DAC) schemes for the binary-coded decimal numbers (BCD). Optimal transform circuits for BCD DAC was also given.  1. Введение  Преобразователи код-напряжение (ПКН) ши- роко используются в цифровой измерительной аппаратуре (в аналого-цифровых преобразова-телях АЦП последовательного счёта и пораз-рядного уравновешивания), для формирования управляющих сигналов в системах автоматиче-ского управления и регулирования, а также в цифро-аналоговых вычислительных комплек-сах (гибридных вычислительных системах). Декодирующие сетки (ДС) – это аналоговые сумматоры напряжений (параллельного типа или комбинированные), у которых коэффици-енты передач )n,1i( k i пропорциональны весам разрядов декодируемого числа )n,1i( gi . Рассматривая ДС для ДДСС необходимо рассмотреть особенности таких систем счисле-ния. Предположим, что m  – количество десятич-ных разрядов (количество тетрад), соответ-ственно 4mn  – количество двоичных разря-дов. В настоящий момент в основном использу-ются всего две структуры ДС для ДДСС. 2. Существующие варианты ДС ДДСС  В цифровой части вычислительной системы при использовании двоично-десятичных кодов наиболее часто используют коды ДДСС 8421. Рассмотрим пример построения схемы ДС  для ПКН ДДСС 8421 при 2m,8n  . Для такой системы счисления веса соответс-твующих разрядов ДДСС 8421 равны 8,0g1 , 4,0g2 , 2,0g3 и 1,0g4 , 08,0g5 , 04,0g6 , 02,0g7 , 01,0g8 . Для данных значений весов разрядов полу-чаются следующие значения резисторов парал-лельной ДС: RR1 ; R2R2 ; R4R3 ; R8R4 ; R10R5 ; R20R6 ; R40R7 ; R80R8 . Паралельная структура такой ДС [1,2,3,4,5] приведена на рис. 1а. Значение хR , при котором не будут изме-няться эквивалентные сопротивления 1eqsR  при любом количестве тетрад определяется с учё-том того, что 5eqR  должно быть равно хR , x9eqR10R  ,  x13eqR100R  и т.д, где 1eqsR   - эк-вивалентное сопротивление части схемы, начи-ная с 1sR и заканчивая 1n,nR (89R  для 8n  ). Для части схемы рис. 1а, которая обведена пунктиром, эквивалентное сопротивление 5eqR , которое должно быть равно хR , определяется из следующего соотношения:     xx5eqR101R801R401R201R101R1R1 . (1) Таким образом R8,4RR x5eq  , а R48R9 . Отметим, что в такой ДС большое количест-во разных номиналов резисторов220                                      Оптимальные структуры декодирующих сеток преобразователей код-напряжение…   Рис. 1. Декодирующие сетки ПКН ДДСС 8421 ( 1n   без учета LR ), большой разброс номина-лов резисторов (1mminmax10*8R/R ) и общее количество резисторов 2n  . Для уменьшения количества номиналов ре-зисторов и уменьшения их разброса использу-ют эквивалентные преобразования структуры, т.е. переходят к комбинированным структурам сумматора напряжений. Для этого определяют значения )1n,1s(R 1seq,  , выбирают значе-ния )1n,1s(С1s, где 1sС – это некоторый постоянный коэффициент, показывающий во сколько раз необходимо уменьшить сопротив-ления всех резисторов ниже s -й точки, и расс-читывают значения сопротивлений резисторов связи )1n,1s(R1ss, , включенных между s -й и 1s  -й точками, по формуле: )1n,1s( RC1CR1s,eq1s1s1s,s. (2) При использовании такой комбинированной структуры резисторы связи включаются между тетрадами (8945R,R  и т.д.). Так как R8,4RRx5eq и при 10C5 , из (2) получаем R32,4R45 . Схема такой комбинированной ДС ПКН ДДСС 8421 приведена на рис. 1b. Такая ДС имеет  6 разных номиналов резис-торов, разброс номиналов резисторов 8R/Rminmax  (без учета LR ) и общее количес-тво резисторов n25,1 . Такие ДС на данный мо-мент считаются наиболее оптимальными и наи-более часто используются [2, 6].  3. Оптимальная ДС для ПКН ДДСС 8421  Если внутри тетрад дополнительно включить резисторы связи между парами резисторов вну-три тетрад (6723R,R  и т.д.), то можно получить наиболее оптимальную схему, выбрав 3С , 7С и т.д. равными 4, и 5С , 9С  и т.д. равными 2,5. Используя формулу (2) можно рассчитать соп-ротивления резисторов связи такой оптималь-ной комбинированной структуры. Соответст-вующая схема оптимальной ДС ПКН ДДСС 8421 приведена на рис. 1с. Такая ДС содержит всего 5 разных номина-лов резисторов (без учета LR ) и разброс номи-налов резисторов 78,2R/Rminmax  при общем количестве резисторов n5,1 . Следовательно, предложенная структура ДС является наиболее оптимальной. Вісник НТУУ «КПІ» Інформатика, управління та обчислювальна техніка №54  221 4. Оптимальная ДС для ПКН ДДСС 2421  (код Айкена)  Для повышения точности в ПКН ДДСС час-то используют промежуточное преобразование кода ДДСС 8421 в код ДДСС 2421 (код Айкена) или в код ДДСС 3321. Рассмотрим оптималь-ные структуры ДС ДДСС 2421. Схема стандартной ДС (при 2m,8n  ) для декодирования кода Айкена изображена на рис. 2а. Для такой ДДСС 2,0g1 , 4,0g2 , 2,0g3 , 1,0g4 , 02,0g5 , 04,0g6 , 02,0g7 , 01,0g8 , и значения сопротивления резисторов параллельной ДС следующие: RR1 , R5,0R2 , RR3 , R2R4 , R10R5  , R5R6 , R10R7 ,  R20R8 . Для части схемы рис. 2а, которая обведена пунктиром, эквивалентное сопротивление 5eqR , которое должно быть равно хR , определяется из следующего соотношения:  xx5eqR101R201R101R51R101R1R1 . (3) Таким образом R2RR x5eq  , а R20R9 . В такой ДС большое количество разных но-миналов резисторов ( 1n   без учета LR ), боль-шой разброс номиналов резисторов  (1mminmax10*2R/R ) и общее количество ре-зисторов 2n  . При использовании известной комбиниро-ванной структуры резисторы связи включаются между тетрадами (8945R,R  и т.д.). Так как R2RRx5eq и 10C5  получаем R8,1R45 . Схема такой комбинированной ДС ПКН ДДСС 2421 приведена на рис. 2b.  В такой ДС 4 разных номинала резисторов, разброс номиналов резисторов 4R/Rminmax  и общее количество резисторов – n25,1 . Если воспользоваться формулой (2)  и при-менить эквивалентное преобразование структу-ры включением резисторов связи  (89784534R,R,R,R  и т.д.) между тетрадами и вну-три тетрады (перед последним резистором каж-дой тетрады) и выбрать 5С , 9С  и т.д. равным 4, и 4С , 8С  и т.д. равным 2,5, то можно получить оптимальную ДС ДДСС 2421. При этом R75,0R75,0R4eq34 ; R2,1R6,0R5eq45 , а с учетом 4C4  новое значение 45R  равно R3,0 . Оптимальная структура такой комбиниро-ванной ДС ПКН ДДСС 2421 изображена на рис. 2c. В такой ДС всего три номинала (без учета LR ), при минимальном разбросе номиналов  ( 2R/Rminmax ), и количестве резисторов – n5,1 .  5. Оптимальная ДС для ПКН ДДСС 3321  Схема стандартной ДС (при 2m,8n  ) для ПКН ДДСС 3321 изображена на рис. 3а. Для такой ДДСС 3,0gg21 , 2,0g3 , 1,0g4 , 03,0gg65 , 02,0g6 , 02,0g7 , и 01,0g8 , и значения сопротивления резисторов паралле-льной ДС следующие RRR21 ; R5,1R3 ; R3R4 ; R10RR65 ; R15R7 ;  R30R8 .   Для части схемы рис. 3а, которая обведена пунктиром, эквивалентное сопротивление 5eqR , определяется из следующего соотношения:  xx5eqR101R301R151R101R101R1R1 , (4) Таким образом R30R9 , а R3RR x5eq  . В такой ДС большое количество разных но-миналов резисторов ( 1n   без учета LR ), боль-шой разброс номиналов резисторов  (1mminmax10*4R/R ) и общее количество ре-зисторов 2n  . При использовании комбиниро-ванной структуры резисторы связи включаются между тетрадами (8945R,R  и т.д.). Так как R3RRx5eq и 10C5  получаем R7,2R45 . Схема такой комбинированной ДС ПКН ДДСС 3321 приведена на рис. 3b.  В такой ДС 4 разных номинала резисторов, разброс номиналов резисторов 4R/Rminmax  и общее количество резисторов – n25,1 . Для получения оптимальной структуры ком-бинированной ДС следует включитьВісник НТУУ «КПІ» Інформатика, управління та обчислювальна техніка №54  222  Рис. 2. Декодирующие сетки ПКН ДДСС 2421  Рис. 3. Декодирующие сетки ПКН ДДСС 3321 резисторы связи между тетрадами и внутри те-трады (89784534R,R,R,R и т.д.)  и  выбрать 5С ,9С и т.д. равным 3/10 , и 4С , 8С и т.д. равным 3. Полученная оптимальная структура ДС изо-бражена на рис. 3с. Эта оптимальная ДС состоит из трех номи-налов ( 1,5R-R-R7,0  без учета LR ) при разб-Вісник НТУУ «КПІ» Інформатика, управління та обчислювальна техніка №54  223 росе номиналов в 2,14 раза и количестве резис-торов – n5,1 .  Выводы  Предложенные структуры ДС являются оптимальными исходя из оценочной характе-ристики по трём параметрам: количество раз-ных номиналов резисторов, разброс номиналов резисторов и количество резисторов использу-емых в структуре. Такие ДС также могут быть использованы в умножающих ПКТ в качестве формирователя эталонных токов – так называемая инверсная резистивная матрица ИРМ (инверсное включе-ние сумматора напряжений) для формирования взвешенных эталонных токов.  Список литературы  1. Волович Г.И. Схемотехника аналоговых и цифро-аналоговых электронных устройств. Москва, 2005 г. 2. Гнатек Ю.Р. Справочник по цифроаналоговым и аналогоцифровым преобразователям. Москва, 1982 г. 3. Лебедев О.Н., Марцинкявичюс А.-Й.К. и др. Микросхемы памяти. ЦАП и АЦП. "КУбК-а" Москва, 1996 г. 4. Сентурия С.Д., Уэдлок Б.Д. Электронные схемы и их применения, Издательство "МИР", Москва, 1977. 5. Raj Kamal. Digital Systems Principles and Design. Pearson Education India, 2007. 6. Корн Г., Корн Т., Электронные аналоговые и аналого-цифровые вычислительные машины, пер. с англ., М., 1967.   

Оптимальные структуры декодирующих сеток преобразователей код-напряжение двоично-десятичных систем счисления

Abstract

Similar works

Full text

Available Versions

Electronic Archive of Kyiv Polytechnic Institute