El objetivo final del proyecto es crear una herramienta en Python que a
trav´es del c´odigo C (no cualquier c´odigo, sino uno destinado a ser usado en
una FPGA) cree el c´odigo Verilog asociado y que al compilarlo y ejecutarlo
en la FPGA funcione correctamente
