A New BISR Scheme for Multiple Embedded Memory

Abstract

隨著SOC(System On a Chip) 的普及，SOC 內部內嵌式記憶體超過大半的面積，因此如何提升內嵌式記憶體的良率已變成一項非常重要的議題，目前除了利用製程提升良率外，尚有利用電路自我維修的技巧，提升其良率及可靠度。提出一種有效率且極精簡的自我維修電路，是目前研究的一個重點，本研究將提出一種全新的備份機制及備份演算法，同時也會針對備份記憶體的架構與錯誤分佈之間關係做一探討及分析，以解決傳統備份機制研究的盲點，我們會利用C 語言來設計一個內嵌式記憶體BISR(Built-InSelf-Repair)模擬器，利用此模擬器，我們可預知何種BISR 電路架構及多少備份記憶體應被採用，設計者就能根據我們算出的結果來決定多少備份記憶體以達成最高備份率及使用率，最後，我們也會利用FPGA 來作Silicon 驗證，進而製作成IC 以決定其實際的邏輯閘的需求數目