Consideration on Tradeoff for Performance/Area of Exponential Function Circuits

Abstract

トランジスタ集積度の飛躍的な向上に伴い，LSI に搭載される算術演算回路の規模，複雑度が増加している．すな わち，今までソフトウェアで実現してきた指数関数，対数関数，三角関数，等の複雑な算術演算を算術演算回路，すなわち， ハードウェアとして実装できるようになってきた．本稿では，倍精度浮動小数点数に関する指数関数を対象に，新しいハード ウェア・アルゴリズムを提案し，その性能／面積間のトレードオフを評価する．Ever increasing density of transistors on LSI’s allows us to implement large and complex arithmetic circuits on board, and therefore some complex functions, such as exponential functions, which have been implemented by software are now potentially possible to be implemented by hardware. The paper surveys some existing hardware algorithm to implement exponential function, and then proposes a new hardware algorithm. The paper also tries to evaluate the tradeoff between performance and area of the algorithm