'Universidad de Alicante Servicio de Publicaciones'
Abstract
En este artículo se exponen los retos para llevar a cabo el diseño de un generador caótico, basado en el circuito de Chua, en tecnología CMOS submicrónica. El diseño analógico del generador caótico se complementa con un control digital, que proporciona programabilidad para definir distintos estados (claves) que aumenten la seguridad del cifrado. Además, se analizan distintas variables (temperatura, mismatching...) que pueden afectar a la sincronización de dos sistemas idealmente idénticos, impidiendo el descifrado de la información transmitida.Los autores agradecen la ayuda concedida por el Centro Universitario de la Defensa (2013-12) para iniciar esta línea de investigación, así como la colaboración del Grupo de Diseño Electrónico mediante el proyecto del Plan Nacional de I+D+i TEC2011-23211
