Implémentation matérielle du filtre anti-bloc pour la norme H.264/AVC

Abstract

International audienceLa norme H.264/MPEG-4-part10 est un standard de compression vidéo qui permet de réduire de moitié le débit de transmission ou de stockage pour une qualité visuelle équivalente aux normes précédentes [1]. Cette norme intègre un filtre anti-bloc " deblocking filter " ou " loopfilter " pour améliorer la qualité visuelle des séquences vidéo en éliminant certains effets indésirables du codage comme les effets de blocs introduits par la segmentation des images et par la transformation entière. Ce filtre permet une meilleure prédiction apportant des gains dans le débit binaire, en général de 5% à 10% [1], tout en produisant la même qualité objective que la vidéo non filtrée. Cependant, le fonctionnement de ce filtre est la partie la plus complexe du décodeur H264/AVC. Il représente quasiment le tiers de la complexité de calcul [2]. En effet, cette caractéristique exige l'utilisation d'une implémentation matérielle pour un filtre anti-bloc qui est nécessaire pour les applications vidéo haute définition (HD). Plusieurs accélérateurs matériels ont été proposés dans la littérature au cours des dernières années pour la réalisation architecturale de ce filtre. La plupart de ces accélérateurs matériels utilisent une seule unité de filtrage pour mener à bien les opérations de filtrage dans les deux directions (horizontale et verticale). Ces approches nécessitent moins d'espace mais elles ne répondent pas aux exigences de débit pour le traitement en temps réel. Par conséquent, les solutions basées sur plusieurs corps de filtrage qui s'exécutent en parallèle nous permettent de fournir un meilleur débit sans une augmentation considérable de la surface d'intégration