Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Tato práce pojednává o architektuře procesorů typu VLIW a části překladače určené pro plánování instrukcí. Dále popisuje kompilační platformu LLVM - zejména části důležité pro vytvoření plánovacího průchodu pro VLIW architekturu. Vytvoření nového plánovacího průchodu je cílem této práce. Jsou zde zhodnoceny výsledky testování tohoto průchodu, jež bylo provedeno na architektuře VEX.This bachelor thesis discusses about VLIW processor architecture and about the part of the compiler which is designed for instruction scheduling. It describes LLVM compiling platform, especially those parts which are important to create new schedulling pass for VLIW architecture. Creation schedulling pass is also a result of this work. Futhermore, test results of newly Scheduling pass are described. Test was conducted on VEX architecture.
