Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Tato bakalářská práce popisuje programový modul přijímače dat formátu RS232. Program je psán programovacím jazykem VHDL a je určen pro obvody FPGA od firmy Xilinx. Dále se, tato bakalářská práce, zabývá simulací a implementací navrženého programu přijímače dat. Simulace a Implementace je provedena pomocí vývojového prostředí XILINX ISE WebPACK.The bachelor’s thesis describes program module of RS232 format receiver. The program is written in programming language VHDL for circuits FPGA from Xilinx corporation. Within the frame of the work the simulation and implementation of data receiver was solved. Simulation and implementation was performed by means of the development system XILINX ISE WebPACK.