El objetivo final de este trabajo es conseguir diseñar un procesador RISC-V capaz de ejecutar un sistema operativo. El proyecto RISC-V ofrece una ISA (Instruction Set Architecture) abierta lo que la sitúa como una buena alternativa frente a otras arquitecturas RISC, como puede ser ARM, a la hora de diseñar nuevos procesadores al no tener que pagar ningún tipo de comisión por utilizarla. Para tener éxito, una arquitectura debe dar un buen soporte a los componentes software mas importantes en la actualidad como son los sistemas operativos. A lo largo de este trabajo se ha diseñado un procesador RISC-V capaz de ejecutar el repertorio de instrucciones básico definido en su ISA. A continuación se han estudiado los requisitos necesarios para poder ejecutar el sistema operativo de tiempo real FreeRTOS (Free Real Time Operating System) y se han incluido en el diseño diversas extensiones para cumplirlos. Estas extensiones incluyen tanto nuevas instrucciones y registros de la ISA, como mecanismos de comunicación y de gestión de tiempo. El funcionamiento del procesador diseñado se ha validado mediante simulación y a continuación se ha implementado sobre hardware real utilizando una FPGA (Field Programable Gate Array). Las FPGA son una muy buena herramienta para poder validar el funcionamiento de un diseño sobre hardware real a un bajo coste, ya que permiten implementar el diseño objetivo en un dispositivo hardware configurable desde cualquier ordenador. Este trabajo también documenta la metodología que se ha utilizado para realizar estas pruebas y como se ha desarrollado un entorno para realizarlas.<br /
