Becker, Augusto Exenberger

Forlin, Bruno Endres

Silva Junior, Paulo Cesar Santos da

Portuguese

Lume 5.8

Evento Salão UFRGS 2022: FEIRA DE INOVAÇÃO TECNOLÓGICA DAUFRGS - FINOVAAno 2022Local Campus Centro - UFRGSTítulo Sim2PIM: framework completo de simulação paraprocessamento em memóriaAutores AUGUSTO EXENBERGER BECKERBRUNO ENDRES FORLINPAULO CESAR SANTOS DA SILVA JUNIOROrientador LUIGI CARROPROGRAMA DE BOLSAS DE INICIAÇÃO TECNOLÓGICA DA UFRGSRESUMOTÍTULO DO PROJETO: Sim2PIM: Framework  Completo de Simulação paraProcessamento em Memória.Aluno: Augusto Exenberger BeckerOrientador: Luigi CarroRESUMO DAS ATIVIDADES DESENVOLVIDAS PELO BOLSISTACom a desaceleração da Lei de Moore e o aumento da diferença deperfomance entre processadores e tecnologias de memória, estratégias parasustentar os ganhos de perfomance tornam-se necessárias. Nos últimos anos,arquiteturas para Processamento em Memória (PIM) foram propostas, com oobjetivo de suprir essa demanda [1-4]. Dessa forma, se tornam necessáriasferramentar para avaliar o desempenho de arquiteturas PIM e sua viabilidade emsituações do mundo real.O objetivo desse projeto foi expandir o simulador Sim2PIM [5], permitindosimular programs com instruções de processamento em memória PIM, compostospor múltiplas threads, mantendo o compromisso com a precisão e os baixosOverheads, presentas na solução original. O Simulador Sim2PIM é baseado no usode contadores de Hardware para trechos executados no processador original (host)e no offload de instruções PIM para o código que representa a arquiteturaespecífica. Dessa forma, diferencia-se de outros simuladores disponíveisatualmente, baseados em simular o sistema completo (host e arquitetura PIM) [6,7]ou no uso de arquivos trace [8] para extraír o funcionamento do processador host.Essa diferença permite obter dados mais precisos do host, ao mesmo tempo emque se introduzem menos overheads ao processo [5].Para a expansão do simulador, foi projetada uma nova arquitetura, focadaem manter o isolamento entre os módulos da simulação, para garantir a precisãodas medidas. Na arquitetura proposta inicialmente, o código compilado éinstrumentado, trocando chamadas para criação de threads por chamadas dosimulador, que isolam cada thread em um core e iniciam os contadores deHardware. Além disso, chamadas de instruções PIM também são instrumentadas.A figura 1 apresenta o diagrama de execução e overheads para um aplicaçãomultithread no simulador Sim2PIM.PROGRAMA DE BOLSAS DE INICIAÇÃO TECNOLÓGICA DA UFRGSFigura 1 - Diagrama de Execução Aplicação Multithread.Para validação das medições e comparação dos resultados foi necessárioescolher e implementar benchmarks a serem rodados no simulador. As aplicaçõesescolhidas foram baseadas no PolyBench [9]. Cada uma das aplicações foiexecutada no Sim2PIM para obtenção das medidas. Ademais, também foramextraídos indicadores utilizando a ferramenta Perf. A tabela 1 apresenta acomparação entre os valores obtidos pelo Sim2PIM e pelo Perf.Tabela 1 - Ciclos Simulados vs Medidas do Perf.Pode-se observar que a diferença percentual entre as medições se mantevebaixa, com um pico de aproximadamente 2,7% na simulação do algorítmo gemmcom 4 threads. Além disso, é importante ressaltar que o tempo de simulação foipróximo do tempo de execução utilizando a ferramenta Perf, comprovando o baixooverhead inserido pelo simulador. Assim, é possível perceber que a arquiteturaimplementada conseguiu satisfazer os objetivos de precisão e baixos overheads.Referências[1] H. A. D. Nguyen, J. Yu, M. A. Lebdeh, M. Taouil, S. Hamdioui, F. Catthoor, A classification ofmemory-centric computing, J. Emerg. Technol. Comput. Syst. 16 (2).[2] J. Ahn, S. Hong, S. Yoo, O. Mutlu, K. Choi, A scalable processing-in-memory accelerator forparallel graph processing, in: Int. Symp. on Computer Architecture (ISCA), IEEE, 2015.[3] S. Aga, S. Jeloka, A. Subramaniyan, S. Narayanasamy, D. Blaauw, R. Das, Compute caches, in:2017 IEEE International Symposium on High Performance Computer Architecture (HPCA), 2017.[4] P. C. Santos, G. F. Oliveira, D. G. Tomé, M. A. Alves, E. C. Almeida, L. Carro, Operand sizereconfiguration for big data processing in memory, in: Design, Automation & Test in EuropeConference & Exhibition (DATE), IEEE, 2017.[5] P. C. Santos, B. E. Forlin, L. Carro, Sim²pim: A fast method for simulating host independent pimagnostic designs, DATE ’21, 2021.[6] N. Binkert, B. Beckmann, G. Black, S. K. Reinhardt, A. Saidi, A. Basu, J. Hestness, D. R. Hower,T. Krishna, S. Sardashti, R. Sen, K. Sewell, M. Shoaib, N. Vaish, M. D. Hill, D. A. Wood, The gem5simulator, SIGARCH Comput. Archit. News.[7] M. A. Z. Alves, C. Villavieja, M. Diener, F. B. Moreira, P. O. A. Navaux, Sinuca: A validatedmicro-architecture simulator, in: 2015, 17th Int. Conf. on High Performance Computing andCommunications, 2015.[8] Xu, X. Chen, Y. Wang, Y. Han, X. Qian, X. Li, Pimsim: A flexible and detailedprocessing-in-memory simulator, IEEE Computer Architecture Letters.[9] L.-N. Pouchet, Polybench: The polyhedral benchmark suite, URL: http://www.cs.ucla.edu/pouchet/software/polybench.

Sim2PIM: framework completo de simulação para processamento em memória

https://lume.ufrgs.br/bitstream/10183/259539/1/Finova2022_Resumo_76877.pdf

Sim2PIM: framework completo de simulação para processamento em memória

Abstract

Similar works

Full text

Available Versions

Lume 5.8