Reciclado de carga y circuitos para mejora de la eficiencia en conversores DC/DC integrados de ultra baja potencia

Abstract

El presente trabajo profundiza en el estudio de conversores DC/DC de capacitores conmutados totalmente integrados para aplicaciones de ultra bajo consumo como ser: dispositivos implantables, redes de sensores inalámbricos, dispositivos portátiles, etc. El objetivo de este tipo de sistemas es el de suministrar energía al circuito correspondiente pero con una tensión diferente a la de la batería utilizada. Básicamente hay dos razones para suministrar una tensión diferente a la de la fuente principal. Por un lado, en los circuitos digitales existe un compromiso entre performance (velocidad de procesamiento) y consumo, que en general se puede manejar mediante la técnica de escalado dinámico de voltaje y frecuencia ("Dynamic Voltage and Frequency Scaling"), esta técnica básicamente disminuye la tensión de alimentación y la frecuencia del sistema cuando la exigencia de procesamiento es baja y los sube cuando es alta. De esta forma, en muchas aplicaciones se puede ahorrar una cantidad significativa de energía. Por otro lado, el escalado de las nuevas tecnologías ha alcanzado un punto donde los transistores básicos no soportan la tensión de las baterías que se consiguen en el mercado. Para ambos casos, tener un conversor DC/DC que sea capaz de manejar todo el rango (o al menos una buena parte) entre tierra y la tensión de alimentación es esencial. En esta tesis, se contribuye a la mejora de la e ciencia de este tipo de conversores con varias técnicas que permiten reciclar parte de la carga asociada a capacidades parásitas, y por técnicas de diseño de circuitos de bloques auxiliares. La idea de reciclar la carga de las capacidades parásitas ha sido explorada en la literatura, sin embargo todos los antecedentes están limitados a arquitecturas particulares del conversor DC/DC. En este trabajo se proponen técnicas generales para reciclar la carga de capacidades parásitas asociadas a las placas de los capacitores principales (capacidades parásitas de "top/bottom plate") y capacidad de gate independientemente de la arquitectura del conversor. Dichas técnicas son independientes de la arquitectura del conversor